게시 및 게시 날짜 : 2018/05/29

바카라 꽁 머니의 훈련 처리 시간을 최대 1/5로 줄이는 계산 방법 및 회로

-더 빠른 서비스 최적화 및 비즈니스 비즈니스 기회 확대에 기여-

포인트

  • "인공 지능"기술 중 하나 인 바카라 꽁 머니의 교육 과정을 가속화하는 계산 방법과 회로를 고안했습니다
  • 시뮬레이션 속도를 높이기 어려운 교육 프로세스의 바카라 꽁 머니 능력이 최대 5 배까지 증가 할 수 있음을 확인합니다
  • 우리는 서비스 제공 업체가 시간이 많이 걸리는 교육 프로세스를 늘려 비즈니스 기회 확대에 기여하기를 바랍니다


요약

National Research and Development Corporation, 바카라 커뮤니티 [Nakabachi Ryoji 의장] (이하 "AIST"라고 불리우기)NanoElectronics Research Division[Research Division Director Nakano Takashi] Nano CMOS 축적 그룹, 최고 연구원, Ouchi Shinichi정보 기술 연구 부서[연구 부서 이사 Tanaka Yoshio] 사이버 신체 클라우드 리서치 그룹 Takano Ryosei Research Group 디렉터는 도쿄 대학의 정보 인프라 센터 KUDO 실험실과 협력하여 바카라 꽁 머니 교육에 필요한 시간을 줄이는 계산 방법 및 회로를 고안했습니다 바카라 꽁 머니은 추론 처리로 구성되며, 모델을 사용하여 입력을 처리하고 출력 식별 결과 및 향후 예측을 출력하고 많은 양의 데이터를 배우고 더 나은 모델을 구축하는 교육 처리 추론 처리 속도를 높이는 방법에는 여러 가지가 있지만 훈련 처리 속도를 높이는 결정적인 방법은 없으며 긴 처리가 필요합니다 일반적으로 훈련 처리는 32bit8821_8931시뮬레이션8981_9045FPGA바카라 꽁 머니 전용 프로세서에서

이탈리아 피렌체에서 개최 될 "IEEE 국제 회로 및 시스템에 관한 IEEE 국제 회의"(2018)에 대한이 기술의 세부 사항을 참조하십시오IEEE 국제 회로 및 시스템 심포지엄)에서 5 월 28 일 (중부 유럽 시간)에 발표 될 예정입니다

요약 다이어그램
이 시간에 제안 된 계산 방법의 바카라 꽁 머니 및 응용 예제의 처리 흐름


개발의 사회적 배경

바카라 꽁 머니은 운송, 서비스, 컨설팅, 의료 및 제조를 포함한 다양한 분야에서 빅 데이터 기반 서비스를 제공하는 데 널리 사용됩니다 머신 러닝에서 훈련 프로세스를 통해 생성 된 좋은 모델과 나쁜 모델은 추론의 정확도를 결정하기 때문에 많은 양의 데이터를 사용한 교육 처리가 필요합니다 또한, 훈련 처리는 추론 처리보다 더 높은 수치 계산 정확도가 필요하므로 매우 큰 처리 용량이 필요합니다 따라서 처리 및 전력 소비에 필요한 시간이 문제입니다

연구 이력

Aitoken Nanoelectronics Research Division 및 Information Technology Research Division은 새로운 에너지 및 산업 기술 개발 조직 (NEDO) 프로젝트에 대한 "전력 절약 AI 엔진 및 이질적인 엔진 통합 클라우드를 사용한 인공 지능 플랫폼"에 대한 공동 연구를 수행하고 있습니다 및 고속 바카라 꽁 머니 ")"Kudo Laboratory, University of Tokyo Information Infrastructure Center 및 기타 이 연구는이 연구의 일부로 수행되었습니다

연구 컨텐츠

바카라 꽁 머니 교육 프로세스는 일반적으로 32 비트 또는 16 비트 수치 표현을 사용합니다 일반적으로 숫자를 나타내는 비트 수를 늘리면 계산 정확도가 향상되고 처리 증가를 수행하는 회로의 규모가 증가하고 처리 시간 및 전력 소비가 증가합니다 반대로, 비트 수가 감소하면 회로 스케일이 감소하고 처리 시간과 전력 소비가 감소하지만 계산 정확도는 감소합니다 이번에는 바카라 꽁 머니 교육 프로세스에 나타나는 숫자 범위를 분석하고 제한된 수의 비트로 모든 데이터를 정확하게 표현할 수있는 데이터 형식과 비트 수가 적더라도 훈련 프로세스에 사용되는 정확한 곱셈 및 추가를 허용하는 계산 방법을 고안했습니다

그림 1,IEEE 표준이번에는 9 비트 데이터 형식이 고안되었습니다 32 비트 데이터 형식은 1 비트 부호입니다지수8 비트,Mantissa23 비트로 구성되지만이 경우 9 비트 데이터 형식은 1 비트의 코드, 5 비트의 지수 섹션 및 3 비트의 Mantissa 섹션으로 구성됩니다 32 비트 형식의 곱셈 회로는 산술 회로의 약 80%를 차지합니다 9 비트 데이터 형식에서 Mantissa 섹션은 23 비트에서 3 비트로 감소되었으므로 곱셈 회로는 32 비트 형식에 비해 약 1/30입니다 또한 지수 섹션의 비트 수를 8 ~ 5 비트로 줄이고 산술 회로에 대한 입력을 32 ~ 9 비트로 줄임으로써 메모리에서 산술 회로로 데이터를 이동하는 데 필요한 에너지를 약 1/4로 줄일 수 있습니다

반면에, 생성 된 모델을 사용한 추론의 정확도에 큰 영향을 미치는 추가 회로는 Mantissa 부품의 23 비트로 학습 정확도를 유지합니다 이로 인해 수치 계산 정확도가 악화됩니다정보 삭제"를 방지하기위한 것입니다 또한 바카라 꽁 머니 교육 처리의 정확성을 향상시킵니다 추가 회로의 Mantissa 섹션 외에도 Mantissa 섹션이 23 비트로 증가하더라도 회로의 전체 크기에 거의 영향을 미치지 않습니다

그림 1
그림 1 이번에 개발 된 계산 방법에 사용 된 데이터 형식

그림 2
그림 2 : 이번에 개발 된 계산 방법을 실현하는 산술 회로

그림 2는 이번에 고안된 계산 방법을 실행하는 회로를 보여줍니다 바카라 꽁 머니 교육에서, 많은 "제품 운영의 합"이 많이 사용되며, 여기서 두 숫자 A와 B가 곱해 내부 저장된 숫자 c에 추가됩니다 이 회로에서는 두 개의 입력이 먼저 허용되고 9 비트 형식으로 곱합니다 다음으로, 곱셈 결과의 Mantissa 부분은 23 비트로 변환되며, 비트 이동으로 숫자를 일치시킨 후, 추가는 23 비트로 수행됩니다 추가 결과는 9 비트 형식으로 다시 변환되고 출력됩니다 이 계산 방법 및 회로의 경우, 추론 및 전력 소비의 정확도는 시뮬레이션을 통해 추정되었습니다 32 비트 형식을 사용하는 경우와 비교하여 9 비트 형식을 사용하여 생성 된 모델로 인한 추론 정확도의 악화는 약 2%로 감소되었습니다 한편, 9 비트 형식을 사용함으로써 회로 스케일을 약 1/5로 줄일 수 있고 필요한 전력 소비는 약 1/5로 감소 될 수 있다고 추정되었다 회로 스케일과 전력 소비는 약 1/5이며, 이는 동일한 스케일의 하드웨어가 사용될 때 속도를 약 5 배 더 빠르게 달성 할 수 있음을 의미합니다

이번에 고안된 회로를 사용하여 프로세서를 사용하여 바카라 꽁 머니을 사용하여 서비스를 최적화 할 때 훈련 처리가 크게 줄어들 수있을 것으로 예상됩니다 (회로도 참조) 예를 들어, 온라인 쇼핑의 역사를 기반으로 최상의 제품을 제안하기 위해 추론 처리가 수행되는 경우를 고려하십시오 소비 동작의 추세가 변경되고 모델을 따르고 최적화하려면 모델을 개선하기 위해 빅 데이터를 기반으로 교육을 수행합니다 이 교육 프로세스를 통해 모델을 개선하는 데 필요한 시간이 크게 줄어든 경우 서비스 제공 업체는 새로운 비즈니스 기회를 확보하고 사용자에게 편의성을 향상시킬 수 있습니다

미래 계획

이 작업에서, 우리는 9 비트를 사용하여 숫자를 나타내는 비트 수를 가속화 할 수 있음을 발견했지만, 8 비트 형식은 바카라 꽁 머니을 사용한 추론 문제에 따라 충분한 정확도로 배울 수 있음을 알고 있습니다 앞으로, 우리는 제안 된 방법의 효과를 더 많은 방법으로 조사 할 것이며, 하드웨어를 프로토 타이핑하여 하드웨어의 타당성을 테스트하고 실질적인 사용을 진행할 것입니다



터미널 설명

◆ 비트
는 이진 숫자를 말하며, 이는 컴퓨터에서 바카라 꽁 머니 된 가장 작은 데이터 및 숫자입니다[참조로 돌아 가기]
◆ 시뮬레이션
이 섹션은 이번에 제안 된 컴퓨팅 회로를 모방하는 컴퓨터 프로그램을 사용하여 바카라 꽁 머니 소프트웨어가 검증되는 모의 테스트를 말합니다 이번에는 Preferred Networks에서 개발 한 바카라 꽁 머니 프로그램을 도입 할 것입니다Chainer계산 회로의 바카라 꽁 머니를 시뮬레이션합니다[참조로 돌아 가기]
◆ FPGA
필드 프로그램 가능한 게이트 어레이에 대한 약어 및 사용자가 디지털 신호 바카라 꽁 머니를 수행하여 컴퓨팅 회로를 형성하는 회로 요소를 자유롭게 결합 할 수있는 반도체 칩입니다[참조로 돌아 가기]
◆ IEEE 표준
IEEE (Electrical and Electronics Engineers, Inc) 표준으로IEEE754, 플로팅 포인트 산술에 대한 IEEE 표준(부동 소수점 산술에 대한 표준)를 나타냅니다 코드 비트, 지수 비트 및 Mantissa 비트로 구성되고 총 비트 수는 16, 32 및 64 비트를 각각 반 정밀, 단일 프레젠테이션 및 이중 프레임이라고합니다[참조로 돌아 가기]
◆ 지수 부분, Mantissa Part
이것은 IEEE 표준에 의해 정의 된 바이너리 플로팅 포인트 디스플레이 섹션의 이름을 나타냅니다 IEEE 표준에서, 모든 숫자는 이진 십진 (Mantissa) 및 스케일을 나타내는 지수로 표현됩니다[참조로 돌아 가기]
◆ 정보가 삭제되었습니다
이 현상은 두 숫자를 추가하고 빼면 두 숫자의 절대 값이 상당히 다르면 절대 값을 가진 작은 숫자를 추가하거나 빼낼 수 없습니다[참조로 돌아 가기]



문의

연락처 양식