새로 개발 된 프로세스를 사용하여 세계에서 가장 얇은 수직 바카라 커뮤니티 MOSFET을 성공적으로 제작했습니다

국립 선진 산업 과학 기술 연구소 (Yoshikawa Hiroyuki의 회장) (이하 "AIST"라고 불리는)는 전자 연구 부서 [ITO Junji 의장 인 Ito Junji]가 이전과 같이 임명되었습니다CMOS제조 기술에서 새로 개발 된이온 조사 감속 에칭​​(특허 응용 프로그램) 프로세스 추가는 우수한 나노 스케일 처리 성능을 제공하므로 확장하기 쉽고 초 전력 소비더블 게이트 MOSFET(단면 모양으로 인한 "IMOSFET"이라고도 함)가 성공적으로 개발되었으며 동시에 우수한 장치 특성을 보여주었습니다

○ 궁극적 인 MOSFET의 실제 적용을 향한 큰 진보
현재 정보 및 통신 장치의 하드웨어를 지원하는 SI-Type ULSI (실리콘 유형 초대형 통합 회로)의 높은 기능성과 높은 통합은 MOSFET의 소형화로 인해 놀라운 개발을 달성했습니다 그러나 추가 소형화 및 전력 소비의 관점에서 볼 때, 향후 주요 장애물이 직면 할 것으로 예상됩니다 소형화에 대한 가장 큰 장벽은 서로가 소스를 방해하고 배수 거리가 단축 될 때 발생합니다짧은 채널 효과로 인한 장치 특성의 악화이며, 이는 소형화 한계를 설정합니다 이 난이도를 극복하는 장치 구조로서, 두 게이트 사이의 얇은 채널 층을 샌드위치하는 바카라 커뮤니티 MOSFET은 궁극적 인 구조로 인식되지만 바카라 커뮤니티 구조를 제작하기가 어려워서 아직 실제 사용되지 않았습니다
AIST에서 개발 된 수직 바카라 커뮤니티 MOSFET (IMOSFET)은 이번에는 상업적으로 이용 가능한 벌크 SI 기판을 사용하며, 기존의 CMOS 제조 기술 외에도 이온-방사선 부분에서 알칼리성 수용액의 현저한 환원 에칭 특성을 사용하여 생성물을 제조 할 수 있습니다 새로 개발 된이 프로세스를 사용하여 채널 두께가 15 nm 인 세계에서 가장 얇은 수직 바카라 커뮤니티 MOSFET (IMOSFET)의 작동을 성공적으로 생산하고 시연했습니다 측정 된 요소 특성은 이론적 예측과 일치하는 우수한 특성을 나타냅니다 이 기술 개발은 바카라 커뮤니티 MOSFET을 실질적으로 적용하는 길을 개척 한 결과이며, 이는 최고의 MOSFET이라고합니다 더블 게이트 MOSFET에는 두 개의 게이트가있어 동적입니다임계 값 전압제어 할 수 있으므로 초 전력 ULSI를 달성 할 가능성도 있습니다

○ 새로 개발 된 이온 조사 감속 에칭 프로세스
기술적 돌파구는 새로 개발 된 이온 조사 감속 에칭을 사용하여 수직 채널 역할을하는 매우 얇은 Si 벽을 제작하는 것이 었습니다 이온-조사 부분에 대해 상업적으로 이용 가능한 알칼리성 개발자를 갖는 에칭 속도가 상당히 감소된다는 사실을 사용하여, 나노 미터 규모의 Si 벽은이 부분을 에칭 마스크로 사용함으로써 벌크 Si 기판에 성공적으로 형성되었다 이 방법은 프로세스의 탁월한 재현성을 가지고 있으며 매우 실용적입니다

○ 우수한 요소 특성 점검
이번에는 15nm 채널 두께로 세계에서 가장 얇은 수직 바카라 커뮤니티 MOSFET (IMOSFET)의 프로토 타입을 성공적으로 생산했을뿐만 아니라 장치 특성을 자세히 측정했습니다 측정 결과는 MOSFET의 중요한 특성 지표 인 하위 임계 특성 (Slope)가 개선된다는 것이 분명히 밝혀졌습니다 이는 장치 치수가 스케일링에 의해 추가로 소형화 될 때에도 특성이 악화되지 않고 오히려 향상되며 향후 초고는 통합 LSI를 실현하는 데 큰 발전의 결과임을 보여줍니다

이 결과는 벌크 SI 기판을 사용하여 미세한 수직 바카라 커뮤니티 MOSFET (IMOSFETS)에 대한 기본 제조 기술을 확립했습니다 앞으로 프로세스를 최적화하여 장치 특성을 향상시키고 매우 낮은 전력 소비 및 다기능 기능을 달성하는 바카라 커뮤니티 MOS 기술을 구축 할 계획입니다

이 결과는 2002 년 12 월 11 일 미국 샌프란시스코에서 개최 될 전자 장치에 관한 국제 회의 (2002iedm : 2002 IEEE국제 전자 장치 회의) 및 2002 년 12 월 10 일에 발표 될 예정입니다

정보 및 커뮤니케이션 협회를 지원하는 SI-Type Ulsi는 그곳에서 사용 된 MOSFET의 소형화를 통해 놀라운 개발을 달성했습니다 그러나 SI-Type Ulsis의 미래에는 큰 장애물이 있습니다 즉, 추가 소형화가 수행 될 때, 출력 측에서 배수의 영향이 입력 측의 소스로 확장되며, 세 번째 터미널 인 게이트로부터의 제어에 기초한 MOSFET의 전기적 특성은 크게 악화 될 것이다 이를 짧은 채널 효과라고하며 MOSFET의 소형화 한계를 결정하는 가장 큰 요인입니다 [그림 1 왼쪽] 짧은 채널 효과가 명백 해지면, 기판을 통한 소스와 배수 사이의 누출 전류가 증가하여 대기 중 전력 소비가 심각하게 증가하여 통합의 한계가 발생합니다

이를 극복하는 장치는 가장 효과적인 장치이며, 바카라 커뮤니티 MOSFET (그림 1의 오른쪽)은 얇은 채널 층이 두 게이트 사이에 끼워지면 배수구에서 소스로의 간섭을 차단합니다ITRS 로드맵 (2001)Double Gate Mosfet은 1984 년 전 전자 기술 연구소 (Institute of Electronics and Technology), 전자 기술 연구소 (현재 AIST) (세계 최초의 출판물은 1984 년, 일본 특허 출원은 1980 년과 1983 년 : XMOS)에 의해 제안되었습니다

XMOS 장치는 소형화에 가장 적합한 장치 구조 일뿐 만 아니라 2 개의 게이트를 갖는 4 개의 말단 장치로서 기능성이 높습니다 가장 간결한 기능은 하나의 게이트로 임계 값 전압을 동적으로 제어함으로써 초 전력 소비 LSI를 달성 할 수 있다는 것입니다 다시 말해, 그것은 SI- 타입의 미래의 발전을 괴롭힐 전력 소비의 폭발을 피할 수있는 장치 구조이며, 그것이 궁극적 인 MOSFET라고 불리는 이유입니다 그러나 약점은 바카라 커뮤니티를 포함하는 제조 기술이며, 아직 오늘날까지 실질적으로 사용되지 않았습니다

바카라 커뮤니티 MOSFET에는 3 가지 유형이 있습니다 : 평면 유형, 핀 유형 및 수직 유형 [그림 2] 모든 유형에 대한 제조 기술의 어려움으로 인해 제안 후에는 많은 관심을받지 못했습니다 그러나 최근 몇 년 동안 전자 장치에 관한 가장 유명한 국제 회의 인 IEDM은 2001 년에 10 개, 2002 년 9 월 9 일에 수많은 발표를했으며 갑자기 가장 진보 된 MOS 장치가되었습니다

오늘 AIST에서 개발 된 미세 수직 바카라 커뮤니티 MOSFET (IMOSFET)은 벌크 SI 기판을 사용하여 새로 개발 된 이온 조사 감속 에칭 프로세스를 사용하여 제작되었으며 [도 3], 리타 촬영보다 미세한 초현중적인 Si 벽 채널을 형성 할 수 있습니다 [그림 4] 15nm 채널 두께가 15nm의 가장 얇은 수직 바카라 커뮤니티 프로토 타입 장치는 탁월한 짧은 채널 요소 특성을 보여 주며, 바카라 커뮤니티 MOSFETS를 실질적으로 적용 할 수있는 방법을 포장 한 결과라고 할 수 있습니다

그림 1 정상 벌크 MOSFET 및 바카라 커뮤니티 MOSFET의 비교

그림 2 세 가지 유형의 더블 게이트 MOSFETS 세 번째 수직 바카라 커뮤니티 MOSFET (IMOSFET)

그림 3 : 이온 조사 감속 에칭에 의한 미세한 벽의 제조 흐름 (a) sio2마스크를 사용하여 수직 에칭에 의한 약간 두꺼운 Si 벽의 공식 (b) sio2마스크를 제거한 후 비소 (AS) 이온 이식 (c) 이온 조사 감속 에칭에 의한 초대형 Si 벽 채널 형성

그림 4 : 채널 두께가 15nm 인 프로토 타입 세로 바카라 커뮤니티 MOSFET (IMOSFET)의 단면 TEM 사진

(1) 새로운 이온 조사 감속 에칭 프로세스를 사용하여 미세한 수직 바카라 커뮤니티를 제조하는 기술 개발

SI 처리 기술에는 상이한 에칭 속도가 Si의 결정 표면에 의존한다는 사실을 활용하는 이방성 습식 에칭 방법이 포함됩니다 일반적으로, 에칭 속도는 (100) 평면, (110) 평면 및 (111) 평면의 순서에서 느리지 만, 이온 조사가 적용되는 부분에서 에칭 속도가 매우 느린다는 것이 새로 발견되었다 이 현상을 사용하여 현재 미세 수직 바카라 커뮤니티 제조 기술을 개발했습니다 사용 된 실제 에칭 솔루션은 상업적으로 이용 가능한 알칼리성 개발자, 238% TMAH (Tetramethylammonium Hydroxide) 솔루션의 첫 번째 SIO (110) SI 기판₂두꺼운 si 벽은 마스크에 의해 형성됩니다 [그림 3 (a)] (110) Si 기판은 TMAH 용액의 이방성 에칭에 의해 SIO를 얻기 위해 사용된다₂이것은 마스크를 따라 느린 에칭 속도를 가진 (111) 표면으로 구성된 Si 벽을 만드는 것입니다 다음으로, 30 keV의 비소 (AS) 이온이 이식 될 때, 두꺼운 Si 벽의 상단과 벽을 둘러싼베이스의 Si 부분 만 조사되고, Si 벽의 측벽은 조사되지 않습니다 [그림 3 (b)] 따라서, 이온-조사 부분이 TMAH 용액으로 다시 에칭 될 때, 이온-조사 부분은 에칭 스토퍼로서 작용하므로, Si 벽의 측벽 만 천천히 에칭되어 세이체 채널 인 Si 벽을 허용하여 높은 정확도로 매우 얇아진다 [그림 3 (c)] 실제로, 우리는이 방법을 사용하여 Ultra-Thin Si Wall 채널 수직 바카라 커뮤니티 MOSFETS (IMOSFETS)를위한 제조 공정을 개발했습니다

(2) 바카라 커뮤니티 MOSFET에 예상되는 우수한 단락 장치 특성 확인

바카라 커뮤니티 MOSFETS의 주요 특징은 배수 전기장을 양쪽에 바카라 커뮤니티로 채널을 교차하여 짧은 채널 효과를 가장 효과적으로 억제 할 수 있다는 것입니다 SOI (절연체의 실리콘) MOSFET가 있습니다 깊이 방향으로 전류 경로를 차단하기 위해 SOI 층을 얇게하면 짧은 채널 효과를 억제하는 데 특정 영향을 미치지 만 SIO₂소스의 층을 통한 배수 전기장의 효과는 불가피하며 짧은 채널 효과의 억제에는 한계가 있습니다 따라서, 바카라 커뮤니티 MOSFET은 소형화의 한계를 극복하는 장치 구조 일 것으로 예상된다 무화과 도 5는 Si 벽 채널 두께를 매개 변수로 사용하여 프로토 타입 미세 수직 바카라 커뮤니티 MOSFET (IMOSFET)의 정적 특성 (배출 전류-게이트 전압 특성)을 보여준다 주목할 점은, 게이트 전압에 비해 배수 전류의 상승 부분 인 서브 임계 영역의 특성이다 SI 채널 두께가 얇을수록 상승이 더 선명하고 게이트 임계 값 전압 V_th(롤오프 특성이라고 함)는 효과적으로 억제됩니다 (이 경우의 이론적 값은 -035V입니다) 배수 전류 상승의 악센트, V_th롤 오프는 전형적인 짧은 채널 효과이지만 SI 채널 두께를 줄임으로써 바카라 커뮤니티 MOSFET의 장점 인 짧은 채널 효과 억제를 실험적으로 밝혀 냈습니다 이 수직 바카라 커뮤니티 장치에서, 정상 MOSFET의 채널 폭에 해당하는 것은 Si 벽 길이입니다 따라서, 평행 한 초박형 Si 벽 채널을 제공함으로써, 동일한 웨이퍼 영역에서 정상 MOSFET의 전류를 두 배나 많은 시간에 전달할 수 있으며, 필요한 경우 큰 회로 구동 기능을 달성 할 수 있다는 장점이 있습니다 무화과 도 6은 임계 전압 VTH의 Si 벽 두께의 의존성과 현재 상승 성능 인 S- 슬로프의 의존성을 보여준다 프로토 타입 장치의 실험 값은 시뮬레이션 결과와 잘 일치하며, SI 채널 두께가 약 20 nm 이하로 감소하면 짧은 채널 효과가 충분히 억제되고 바카라 커뮤니티 MOSFET의 특성이 입증 될 수 있음을 나타냅니다

그림 5 : 프로토 타입의 수직 바카라 커뮤니티 MOSFET (IMOSFET)의 배수 전류 전압 특성 Si Wall (채널) 두께 TSW는 매개 변수로 사용됩니다 (a) tSW= 64nm, (b) tSW= 37nm, (c) tSW= 15nm tSW짧은 채널 효과가 얇아지면

그림 6 : 수직 바카라 커뮤니티 MOSFETS (IMOSFETS)의 S- 슬로프의 임계 값 전압 및 SI 채널 두께의 의존성 [○] 및 [□] 포화 및 선형 모드에서 드레인 전류 값을 나타냅니다 임계 값 전압이 높을수록 S- 슬로프가 높을수록 짧은 채널 효과가 더 눈에 띄게 20nm 미만의 얇은 Si 벽 (채널) 두께는 짧은 채널 효과가 충분히 억제 될 수 있음을 나타냅니다

바카라 커뮤니티 MOS 장치는 1984 년 전 전자 및 기술 연구소 (현재 AIST)가 제안한 이후 제조 기술의 어려움으로 인해 오랫동안 유인되지 않았지만 1997-8 년경에 빠른 관심을 끌고 있습니다 이 관심은 미국에서 특히 강력하며, IBM은 1998 년 출시 된 이후 전략적으로 바카라 커뮤니티 MOS 기기 연구를 수행하여 "SOI 이후에 더블 게이트가 될 것"이라고 전략적으로 수행했습니다 2001 년에 평면 바카라 커뮤니티 MOSFET의 기본 회로 작동 (인버터)이 될 것이라고 발표했으며 2006 년에 제품 (FIN 유형 FET라는 정보)을 소개하는 것을 목표로하지만 장치 기술은 아직 확인되지 않았다고 발표했습니다

한편, 1998 년 Hitachi, Ltd와의 공동 연구 프로젝트에 Fin-Type FET를 출판 한 버클리 캘리포니아 대학교는 연구를 계속하고 있으며 회사와 협력하기 위해 적극적으로 노력하고 있습니다 이것은 최근 핀 유형의 FET에 대한 AMD와의 협력입니다 작년에 인텔은 미래의 장치로 박막 Soi Mosfet (DST라고 함)을 발표했지만 결국 Tri-gate Fets는 미래의 장치로 발표되었으며, 핀 유형의 피트보다 박막을 필요로하지 않았다 그러나, 전류는 3 배가되지만, 바카라 커뮤니티 MOS 장치의 짧은 채널 효과 억제 특성은 매우 잘 만들어지지 않는 한 손실됩니다 벨 랩 현재 수직 피트를 연구하고 있지만 소형화에 성공하지 못했습니다 미국의 여러 대학은 주로 시뮬레이션을 통해 Double Gate MOS 장치에 대한 기본 연구를 수행합니다 유럽에서 프랑스imep연구 주제를 인용합니다

한편, 일본에서 Hitachi, Ltd는 1989 년에 출시 된 델타가 지느러미 FET의 프로토 타입이지만 통합 회로 기술의 개발을 완전히 수행하지는 않았다고 주장합니다 Fujitsu Corporation은 1988 년 SGT에 대한 연구를 수행했으며 1991-94 년부터 Planar Double Gate MOS는 현재 수행되지 않았습니다

위의 바카라 커뮤니티 MOS 장치에 대한 관심은 ITRS 로드맵에 의해 소형화에 가장 적합한 장치로 인식되며 주로 지느러미 유형의 FET에 대해 미국에서 빠르게 증가하고 있습니다 그러나, 핀 유형 피트는 핀 구조의 측면 방향으로 전류가 흐르는 문제가 있으며, 전달 될 수있는 전류의 양에는 큰 제약이 적용되므로 바카라 커뮤니티 MOS 장치 기술은 아직 확립되지 않았 음을 의미합니다

(1) Ion-Irradiation 감속 에칭 기술은 손상이없는 울트라 얇은 SI 벽 채널을 허용합니다
(2) 리소그래피보다 더 미세한 두께의 Si 벽 채널을 형성 할 수 있습니다
(3) GATE 길이는 SI 벽의 높이를 제어하여 제어 할 수 있으므로 여러 NM까지 쉽게 확장 할 수 있습니다
(4) 큰 전류를 통과 할 수 있습니다
(5) High-K Gate 절연 필름 자료를 쉽게 도입 할 수 있습니다

다른 장치가 가지고 있지 않은 위의 이점을 극대화하기 위해 배선을 포함한 초 전력 소비 통합 기술 및 다기능 기술의 개발은 미래의 과제가 될 것입니다

이 결과는 벌크 SI 기판을 사용하여 미세한 수직 바카라 커뮤니티 MOSFETS (IMOSFET)를위한 기본 제조 기술을 확립했습니다 앞으로 프로세스를 최적화하여 장치 특성을 향상시키고 N- 채널 외에도 세부적인 불순물 확산 제어가 필요한 P 채널 장치를 제조하는 기술을 개발하고 바카라 커뮤니티 CMOS 통합 기술을 구축 할 것입니다 또한, 우리는 바카라 커뮤니티 MOSFET의 4- 말단 요소로서의 특성을 극대화하는 초 전력 소비 LSI 기술을 구축하는 것을 목표로합니다

◆ CMOS (보완 금속-산화물 반도체: 보완 금속 산화물 반도체)

보완 MOS라고하며 회로 구조는 N- 채널 MOSFET 및 P 채널 MOSFET을 세트로 사용하여 수행되며 대부분의 SI-Type Ulsis는 CMO입니다 하나의 입력이 꺼져 있으므로 전류는 스위치를 사용하는 경우에만 흐르고 전력 소비 작업이 저렴합니다[참조로 돌아 가기]

◆ 이온 조사 감속 에칭 (ibre :Ion-Bombardment-retarded Etching)

[Changwon Akira : 일본 특허 출원 2002-248814 "바카라 커뮤니티 MOS 필드 효과 트랜지스터 제조 방법"(2002 년 8 월 28 일)
이것은 이온 이식 부분이 특정 습식 에칭을위한 에칭 속도를 상당히 느리게하고이를 에칭 마스크 역할을하는 새로운 발견입니다 SI의 일부가 마스크로 쉽게 사용할 수 있다는 이점이 있습니다[참조로 돌아 가기]

◆ Double Gate Mosfet

(Metal-Oxide-Semiconductor 필드 효과 트랜지스터: 산화 반도체 필드 효과 트랜지스터)
정상 벌크 MOSFETS는 단일 게이트이지만, 그 사이에 얇은 채널 층이 중재 된 얇은 채널 층으로 서로 마주 보는 두 개의 게이트가 있습니다 소스에 대한 배수의 영향은 고정 된 전위를 가진 게이트로 보호 될 수 있기 때문에,이 MOSFET은 소형화에 가장 적합하여 짧은 채널 효과를 효과적으로 억제 할 수 있습니다 또한 한 게이트는 V_th제어에 사용될 때 에너지 절약 작업이 가능합니다 1984 년 전 전자 전자 기술 연구소 (Institute of Electronics and Technology Institute of Technology)가 제안한이 장치는 단면 구조가 그리스 문자 ξ와 유사하기 때문에 XMOS로 선정되었습니다[참조로 돌아 가기]

◆ 짧은 채널 효과

게이트 길이 (및 채널 길이)가 감소함에 따라 전기 특성의 악화가 명백 해집니다 이는 게이트 임계 값 전압 강하, 배수 전류 상승 감소 (S- 스슬프 증가) 및 대기 누출 전류의 증가와 같은 통합 회로에서 소스 및 배수가 접근함에 따라 배수 효과가 소스로 확장되어 치명적인 문제를 초래하기 때문입니다[참조로 돌아 가기]

◆ 임계 값 전압

배수 전류가 OFF 상태에서 상태로 변경되는 경계의 게이트 전압 단계 양식이 변경되지 않지만 단위 채널 폭에 대해서는 10^-7종종/µm으로 정의됩니다[참조로 돌아 가기]

◆ S- 슬로프

이것은 게이트 전압에 대한 배수 전류의 상승 성능을 나타내며, 전류를 크기로 증가시키는 데 필요한 게이트 전압입니다 더 작은 값은 성능이 향상되지만 이론적 한계는 실온에서 60mv/숫자입니다[참조로 돌아 가기]

◆ itrs 로드맵 (반도체를위한 국제 기술 로드맵)

세계 반도체 기술 로드맵 첫 번째는 미국 반도체 개발 컨소시엄 이었지만 나중에 유럽, 일본 및 한국 반도체 산업도 회사에 합류했습니다[참조로 돌아 가기]

◆ imep (마이크로 일렉트로닉스, 전자기 및 광자 닉 연구소)

2001 년 1 월 프랑스에 설립 된 연구소 문자 그대로 "소액 전자 공학, 전자기 및 광학 연구소"로 번역되었습니다[참조로 돌아 가기]