국립 선진 산업 과학 기술 연구소 (Yoshikawa Hiroyuki 회장) (이하 "AI Research Institute") Power Electronics Research Center (Arai Kazuo 회장)는 Kasuga Yano Laboratory (Yamanashi University of the Namanashi University)로 언급 된 Kasuga Yano Laboratory와 공동으로 공동으로 제공됩니다 의료 공학 연구 부서 [Maeda Shuichiro 회장], Kasuga 및 Yano Laboratory (이하 "Yamanashi University 대학원"이라고 불리는)육각형 실리콘 카바이드(4H-SIC)가 사용됩니다 P+게이트 영역이 포함 된 구조정전기 유도 바카라 양방(내장 게이트 타입 sic-sit :SIC 정적 유도 바카라 양방)는 독특하게 개발 된 제조 공정을 사용하여 생산되며압력 저항700V,온 저항101 MΩCM2, 600V ~ 12kV 시스템의 전압 저항스위칭 요소로서, 세계에서 가장 작은 저항성을 달성합니다 [그림 1 및 2 참조] 이를 통해이 프로세스의 목적은 기존 바카라 양방 회로 (SI)에서 사용할 수 있습니다IGBT(절연 게이트 바이폴라 바카라 양방)와 비교할 때, 전력 손실은 1/12로 크게 감소 될 수있는 것으로 추정됩니다
이번에 개발 된 임베디드 게이트 타입 SIC-SIT의 적용 범위는 홈 기기 (유도 가열 장치, 에어컨, 생태 등) 및 무질서 불가능한 전원 (UPSS) 등의 작은 용량입니다바카라 양방, 시장 규모는 DC300/400 V로 구동되는 중간 용량 바카라 양방 (하이브리드 차량, 전기 자동차, 연료 전지 차량 등)를 포함하여 1 조 1 조를 초과 할 것으로 예상됩니다 산업 대형 모터가 제어하는 대용량 바카라 양방, 분포 된 전원 세대 등, 실용적으로,이 요소는 다음과 같습니다 2020 년 현재 일본에서 이산화탄소 배출량을 감소시키는 효과는 1990 년 일본 총 이산화탄소 배출량의 1%에 해당하며 올해 2 월 16 일에 발효 된 것으로 추정됩니다Kyoto 프로토콜에 따라 필수입니다
이 연구 결과의 세부 사항은 2005 년 3 월 29 일부터 4 월 1 일까지 사이타마 대학교에서 개최 될 Applied Physics에 관한 제 52 회 연합 강의에서 발표 될 것입니다
그림 1 매장 게이트 타입 Sic-Sit Device이 시간에 제작
|
|

그림 2 이번에는 매장 된 게이트 타입 Sic-Sit Device의 회로도
|
실리콘 (SI)에 비해 실리콘 카바이드 (SIC)Bandgap약 3 배 더 넓어고장 필드 강도약 10 배 더 크고 내열성이 높고 견실 한 전압이며 SI를 대체하고 전 세계에서 연구 및 개발되고있는 초 전력 손실 전력 요소의 반도체 재료로 주목을 받고 있습니다 SIC 장치 중에서, 정전기 유도 바카라 양방 (SIC-SIT)는 SIC 결정에서 전자 이동성이 높다 (최대 900cm)2/vs)를 동일하게 사용할 수있는 초 저항성 고속 스위칭 요소로 매우 기대됩니다 현재 독일 반도체 제조업체가 공급하는 유일한 상업적으로 이용 가능한 SIC 스위칭 요소는 SIT입니다2) SIT의 성능을 향상시키는 열쇠는 채널 구조를 소형화하는 방법이지만 과거에 시도 된 구조 (그림 3 참조)는 소형화하기 쉽지 않으며 상업적으로 이용 가능한 장치를 포함하여 SIC 재료 자체의 물리적 특성의 한계와는 거리가 멀다
바카라 양방와 Yamanashi University 대학원 대학원은 위의 문제를 해결하기 위해 노력할 것입니다 p+게이트 영역이 완전히 내장 된 구조 (예를 들어, 그림 4)가 제안됩니다 묻힌 게이트 유형 구조에서, 게이트 전극의 소스 전극 및 정밀도가 형성된다정확도 정렬| 필요하지 않으며 단위 요소 크기 (셀 피치)도 크게 줄일 수 있습니다 이와 같은 장치 구조를 소형화함으로써, 장치의 저항성을 줄이기 위해 단위 영역 당 흐르는 전류의 양을 늘릴 수있게됩니다 동일한 구조를 최적화하여 장치 시뮬레이터를 사용한 계산 결과를 크게 개선 할 수 있음이 확인되었습니다 이 내장 게이트 타입 SIT 구조는 실리콘을 사용하여 SI-SIT를 위해 초기에 제안되었으며, 많은 프로토 타입이 만들어졌지만 SIC의 경우 장치의 미니어처를 발전시키기 위해 기존 프로세스로 내장 게이트 타입 SIT 구조를 실현하기가 매우 어렵고 지금까지 시도되지 않았습니다 자체 제조 공정 기술을 개발함으로써 우리는 미세한 묻힌 게이트 구조를 실현하여 초 전력 손실 전력 바카라 양방를 실현할 수있게 해주었습니다
그림 3 기존 SIC 시트 장치의 단면 구조 다이어그램
|
요소 최소화 직접 장치 성능을 향상시킵니다 !!
|

그림 4 이번에는 매장 된 게이트 타입의 단면 구조 다이어그램
|
[그림 5]는 새로 개발 된 내장 게이트 타입 sic-sit의 제조 공정에 대한 개략도를 보여줍니다 첫째, (a) n+n 4H-SIC 기판에서-드리프트 레이어, P+에피 덱스로 게이트 레이어를 성장시킵니다 다음으로, 건조 에칭 방법에 의한 (b) p+게이트 레이어는 간격이있어 미세한 그루브 구조를 형성합니다 이 에칭 프로세스의 정확성 (P+게이트 영역 너비 X, 인접한 p+13388_13561-채널 영역은 에피 택셜 성장에 의해 형성됩니다 일반적으로, 에피 택셜 성장은 평평한 기판에서 수행되지만, SIC 기판의 결정 방향을 최적화함으로써, 에피 택셜 성장 (온도, 가스 유량 등)을위한 조건을 최적화함으로써 미세한 그루브 구조에 대한 에피 택셜 성장이 처음으로 가능해졌다 그 후, (d) n+소스 영역은 이온 임플란트에 의해 형성되고, 활성화 열처리 (1600 ℃), (e) 소스 전극 및 배수 전극이 형성되고 요소가 완성된다 내장 게이트 타입 Sic-Sit 장치의 단면 전자 현미경 이미지에서 제작 된 P+게이트 영역은 완전히 내장되어 있습니다-채널 영역이 형성됨을 알 수 있습니다 [그림 6 참조]
|
그림 5 1은 이번에 제작 된 내장 게이트 타입 Sic-Sit Device의 프로세스 흐름의 개략도입니다 피+미세한 그루브 구조에 게이트 영역 및 에피 택셜 기술 (전처리 기술 포함)을 형성하기위한 새로 개발 된 건식 에칭 기술
|
그림 6 이번에 제작 된 임베디드 게이트 타입 Sic-Sit Device의 단면 전자 현미경 이미지의 예
|
|

그림 7 이번에는 매장 된 게이트 타입 Sic-Sit 장치의 전압 및 현재 특성
|
이번에 생성 된 매장 게이트 타입의 전압 및 전류 특성에서 게이트 전압 VG= 101 MΩcm 실온에서 25 V2의 매우 낮은 저항성 입수했다 [그림 7 참조] 반전 된 특성에서 vG= -12 v | 700V의 견실 전압이 얻어졌으며, 지금까지보고 된 SIC를 포함하여 600V ~ 12kV의 전압을 스위칭 요소들 사이에서 가장 낮은 온 레지던스를 달성했습니다 기존 인버터 회로에 사용되는 SI 전력 바카라 양방 (IGBT)는 600V의 견고한 전압 및 12 ~ 13 MΩCM의 온 레지던스를 갖습니다2|, 그러나 이에 비해 저항 값이 1/12이기 때문에 전력 손실도 1/12로 크게 감소 할 것으로 추정됩니다
또한, 이번에 생산 된 내장 된 게이트 타입 SIC-SIC-SIC-SIC가 다양한 응용 분야에서 실질적으로 사용되는 경우, 2020 년 기준으로 일본의 이산화탄소 배출량을 감소시키는 효과는 1990 년에 일본의 총 이산화탄소 감독의 1%와 동일 할 것으로 추정됩니다 [그림 8]
|
그림 8 2020 년 현재 일본의 이산화탄소 배출량 감소에 대한 추정치는 이번에 내장 된 게이트 타입 Sic-SIT가 다양한 응용 분야에서 실질적으로 사용되는 경우 (참조 : "SIC 장치의 기본 및 응용 프로그램") |
첫째, 우리는 실제적인 현재 용량 (10-20 a)의 목표로 연구 개발을 더욱 발전시킬 계획입니다 또한 동일한 장치의 응용 범위를 넓히기 위해 장치의 기본 구조는 동일하게 유지되며 N-드리프트 층의 불순물 농도 및 두께를 최적화함으로써, 추가 고전압 저항 (12 ~ 20kV)이 달성된다 또한 장치 설계를 최적화함으로써 과거에 SIC SIT를 사용하기가 어렵다고합니다정상 OFF특성을 실현하려는 목표