국립 선진 산업 과학 기술 연구소 (Yoshikawa Hiroyuki 회장) (이하 "AIST"라고 불림), 전자 연구 부서 [Wada Toshimi 회장], Advanced Silicon Device Group 및 Samukawa Seiji 교수 (Yoshimoto Takashi의 회장) 실리콘 기판을 손상시키지 마십시오중성 입자 빔매우 높은 통합을 달성하는 데 사용할 수 있습니다라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드-라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드-라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드-라이트닝 바카라드 라이트닝 바카라드 라이트닝 바카라드 스타 ND-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand-Stand의 특성을 향상시키는 데 성공한 것은 이번이 처음이었습니다
반도체 산업의 글로벌 경쟁에서 새로운 재료와 소형화에 대한 연구가 점점 인기를 얻고 있습니다 실리콘은 특히 반도체 산업의 가장 큰 동인이며, 국제 경쟁에서 우승하기 위해서는 성과 개선에 대한 연구가 매우 중요합니다 통합 회로의 성능을 향상시키기 위해서는 회로의 소형화가 필수적이지만, 2 차원 평면 스프레드가 필요한 현재의 장치 기술로 인해 소형 회로 요소로부터 누출 전류로 생성 된 열이 너무 커집니다기술 세대 32 나노 미터이후
현재까지 AIST는 열 생성을 유발하는 누출을 억제하고 높은 통합을 허용 함으로써이 기술의 장벽을 뚫기 위해 고도로 통합 될 수있는 3 차원 구조를 개발해 왔습니다 이번에는 Tohoku University의 Samukawa 교수가 AIST의 트랜지스터 기술과 함께 개발 한 손상이없는 에칭 기술을 결합하여 우리는 매우 높은 통합 될 수있는 이중 게이트 MOS 트랜지스터를 실현했습니다 프로토 타입 트랜지스터는 에칭 표면이 1 나노 미만 미만의 평평성을 가지며 전자 이동성이 크며, 기존의 처리 기술에 비해 성능이 약 30% 향상되는 것으로 확인되었습니다 이는 또한 우리가 32 나노 미터 이상의 기술 생성과 함께 2013 년 이후에있는 초 미세 회로 기술에 대한 전망을 얻었음을 의미합니다
|
|
|
 |
|
프로토 타입 상승 이중 게이트 MOS 트랜지스터
|
이 결과는 12 월 5 일부터 7 일까지 미국 워싱턴 DC에서 개최 될 전자 장치 (2005 IEDM : 2005국제 전자 장치 회의)에서 12 월 7 일에 발표되었습니다
2013 년 이후 실질적으로 사용될 것으로 예상되는 32 개의 나노 미터 노드 통합 회로의 경우 일반적인일반 (평평한) 벌크 MOS 트랜지스터작업이 꺼질 때 누출 전류를 완전히 차단하기가 매우 어려워서 매우 높은 통합이 제한되어 있다고합니다 따라서, 라이트닝 바카라딩 채널이있는 이중 게이트 MOS 트랜지스터와 같은 3 차원 구조를 갖는 요소는 유망한 것으로 간주되며 전 세계적으로 개발되고 있습니다 AIST는 매우 높은 통합을위한 세계 최초의 선택입니다xmos라는 이중 게이트 MOS 트랜지스터를 제안했습니다 (1984)는 원칙을 보여 주었고 최근에는 3 차원 구조를 개발하고 있으며, 이중 게이트 MOS 트랜지스터에 서있는 비교적 쉽게 제작하기 쉬운 이중 게이트 MOS 트랜지스터를 개발하고있다 그러나 3 차원 구조를 가진 라이트닝 바카라딩 채널은 기존입니다플라즈마 에칭가끔 처리 중손상YA절단 모양 이상에 취약했고, 가공 된 생성물의 표면은 거칠어서 주요 장애물이 극도로 소형화되었다 이러한 배경에서 초 미세 가공 문제를 해결하기위한 강력한 수요가있었습니다
전 Denko Research Institute (1984) 시대에 AIST는 XMOS라는 이중 게이트 MOS 트랜지스터를 제안했으며 3 차원 게이트 구조를 가진 라이트닝 바카라딩 이중 게이트 MOS 트랜지스터에 대한 연구를 더욱 발전시켰다 이 직립 이중 게이트 MOS 트랜지스터는 여러 게이트를 쉽게 반대 할 수 있고 트랜지스터의 소형화 한계를 깨뜨릴 수있는 최고의 초 미세 구조 트랜지스터로 전 세계의 관심을 끌고 있습니다 그러나, 지금까지 일반적으로 사용 된 플라즈마 에칭 기술을 사용한 미세 자료에서, 가공 된 재료의 표면이 거칠어지기 때문에 매우 미세한 처리가 어렵고, 우리는 용액을 찾고 있습니다
한편, 도호쿠 대학교의 사무카와 교수는 플라즈마 손상 및 비정상 가공 모양과 같은 혈장 에칭의 단점을 발견하고 혈장을 전기적으로 중화하여 중성 입자 빔을 사용하여 에칭을 연구하기 시작했다 그래서음성 이온를 사용하여, 우리는 효율적이고 실용적인 중성 입자 빔 생성 기술을 확립했으며, 실리콘 기판을 손상시키지 않는 소프트 중성 입자 빔을 사용하여 에칭 기술을 성공적으로 개발했습니다
AIST와 Tohoku University는 이러한 기술을 결합하여 중성 입자 빔 기술을 새로운 라이트닝 바카라딩 유형 (현재 FIN 유형으로 알려진) 이중 게이트 MOS 트랜지스터의 제작에 적용하려고 시도했습니다
이 시간에 생성 된 직립 이중 게이트 MOS 트랜지스터의 개략도가 그림에 나와 있습니다 이 트랜지스터는 채널이 실리콘 기판에 수직으로 상승하는 3 차원 구조 (핀 구조)를 가지고 있습니다 기존의 혈장 에칭에서, 초 에너지 혈장 또는 혈장으로부터 생성 된 유해한 자외선으로 인해 초음파 핀 구조의 손상으로 인해 초저 및 고성능 트랜지스터가 불가능하다 이번에 AIST와 Tohoku University는 전기적으로 중립적이고 운동 에너지가 낮은 소프트 중성 입자 빔 기술을 적용하여 서있는 이중 게이트 MOS 트랜지스터의 제조에 적용했으며 세계 최초의 성공적인 트랜지스터 작업이었습니다
그림 2는이 프로토 타입에 사용 된 중성 입자 빔 생성기의 개요를 보여줍니다 시간 조절 된 염소 혈장은 염소의 음성 이온을 효율적으로 생성하고, 가속화 된 음이온은 하부 전극 인 탄소 플레이트에 의해 효율적으로 중화되고, 기질을 조사한다 또한, 바이어스 전압을 제어함으로써, 입자의 운동 에너지를 자유롭게 조정할 수있다 이것은 실리콘 기판을 전혀 손상시키지 않고 자유 에칭을 허용하며, 핀 부분으로 성공적으로 제작되었으며, 이는 매우 미세한 3 차원 구조입니다
 그림 1 라이트닝 바카라딩 더블 게이트 MOS 트랜지스터의 회로도 (이 유형은 FIN 유형이라고도 함)
|
|
그림 2 중성 입자 빔 생성기
|
그림 3은 실제 프로토 타입 라이트닝 바카라딩 더블 게이트 MOS 트랜지스터의 SEM 사진을 보여줍니다 또한, 그림 도 4는 프로토 타입 트랜지스터의 채널 부분의 단면의 TEM 사진이다 이 사진의 확대 된 이미지에서 볼 수 있듯이, 전자 통과를 통과하는 채널은 원자 수준에서 평평한 채널 (검은 색 원은 실리콘 원자입니다), 실리콘 기판은 그 크게 손상되지 않고 처리된다는 것을 알 수 있습니다
 그림 3 : 생성 된 이중 게이트 MOS 트랜지스터의 SEM 사진
|
|
그림 4 채널 단면의 TEM 사진
|
그림 5는 프로토 타입 트랜지스터의 채널 내 전자 이동성을 보여줍니다 채널에서 전자의 이동 용이성을 나타내는 전자 이동성은 트랜지스터 성능의 중요한 지표이며,이 값이 높으면 트랜지스터는 성능 저하없이 저전압에서 작동 할 수 있습니다 저전압으로 작동하면 열 발생이 감소하여 초고 통합 회로의 문제가되므로 채널 내 전자 이동성은 중요한 지표 중 하나입니다
기존의 트랜지스터와 비교하여, 트랜지스터의 전자 이동성은 약 30% (검은 색 및 빨간색 선의 피크 값의 차이)만큼 개선되었으며, 이는 이상적인 전자 이동성에 거의 가까운 값으로 달성되었음을 나타냅니다 이것은 32 나노 미터 노드 장치의 제조에 서있는 벽을 분해하는 것을 의미하며, 이는 달성하기 어려운 것으로 간주되었으며 초고 통합은 솔루션을 드러 냈습니다
|
|
| 그림 5 : 중성 입자 빔 에칭 및 플라즈마 에칭을 사용한 종래의 트랜지스터를 사용한 전류 트랜지스터의 역전 충전의 함수로서 전자 이동성 비교 대략 30% 개선 (피크 값)이 관찰되었고 이상적인 값에 가까운 값이 얻어졌습니다 |
|
|
 |
|
그림 6 : 에칭 후 실리콘 측벽의 TEM 단면
|
이러한 방식으로 전자 이동성이 개선 된 이유는도 1에 도시 된 바와 같이 도 6에서, 에칭 후 채널 표면은 기존의 혈장 에칭과 비교하여 원자 수준에서 평평하게 만들었다 원자 수준에서 채널을 평평하게 할 수있는 경우, 전자 이동성은 산란없이 채널 내에서 이동할 수 있기 때문에 전자 이동성이 크게 향상되었습니다
중성 입자 빔은 실리콘 기판 표면에 결함을 생성하지 않고 1 나노 미만의 표면 평탄도가 우수한 최종 손상이없는 처리입니다 또한 오랫동안 사용되어 온 플라즈마 에칭 장치의 고급 버전으로 크기를 높이고 대량 생산을 쉽게 수용 할 수 있습니다 또한, 프로토 타입 초고속 라이트닝 바카라딩 이중 게이트 MOS 트랜지스터도 이론으로 고성능 특성을 나타냈으므로 기술적으로 어려운 것으로 간주되는 32 개의 나노 미터 이후부터 초산형 장치의 개발에 대한 주요 발전이 이루어 졌다고 말할 수 있습니다 앞으로, 우리는이 초산 가공 기술을 사용하여 연구를 계속할 계획이므로 일본은 국제 경쟁이 치열한 반도체 산업에서 다시 한 번 최고의 러너가 될 수 있습니다