32 나노 생성 LSI에 대한 변형 구조를 갖는 N- 타입 바카라 추천지스터를 개발했습니다

국립 선진 산업 과학 기술 연구소 (Yoshikawa Hiroyuki 회장) (이하 "AIST"), 차세대 반도체 연구 센터 [Hirose Zenko의 회장] 및 일본 고급 전자 기술 (Nishida Atsushi 회장) (이하 Nishida Atsushi) (이하 Nishida Atsushi) ( "ASET"으로 언급 된 일본의위원회 및 일본의위원회의위원회 및 일본의위원회 인 Instit반도체 Mirai Project(차세대 반도체 재료 및 프로세스 인프라 (MIRAI) 프로젝트 (MIRAI) 프로젝트 [프로젝트 리더 Watanabe Hisatsune]는 특정 방향으로 만 왜곡 된 3 차원 N- 타입 바카라 추천지스터를 제조하는 기술을 공동으로 개발하여 궁극적 인 고성능을 달성했습니다

2013 년 대량 생산을 목표로하는 32Nm (나노 미터) 미세 LSI는 구조가 매우 훌륭하므로 현재 바카라 추천지스터 구조에서 현재 주행 전력이 향상되지 않으며 정보 처리 속도는 고원이 될 것이며, 누출 전류로 인한 스위칭 특성의 감소로 인해 전력 소비가 증가 할 것으로 생각됩니다

이것을 해결하기 위해, 새로운 구조를 가진 바카라 추천지스터를 실현하려는 오랫동안 기다려온 욕구가 있습니다 이번에는 실리콘의 (110) 결정 표면에 인장 균주를 적용하고 그 방향으로 전류를 통과하는 것이 전자의 이동성을 상당히 향상시킬 수 있음을 발견했다 이 결과를 바탕으로대칭 멀티 게이트 N 형 바카라 추천지스터제작되고 성능이 향상되었습니다

실제 LSI를 구성하기 위해서는 N- 타입 및 P- 타입의 두 가지 유형의 MOS 바카라 추천지스터가 필요하지만, 반도체 Mirai 프로젝트는 이미 (110) 실리콘 독일체 (SIGE) 결정 평면을 사용하여 고성능 P- 타입 바카라 추천지스터를 이미 달성했다 본격적인 32- 나노 생성 LSI를위한 다중 게이트CMOS이제 가능합니다

우리는 이번에 개발 한 기술이 기존 제조 장비 및 제조 공정을 그대로 사용할 수 있으며이를 구현하는 데 매우 유리하다고 생각합니다

그림 1 왼쪽 상단 : 기존의 평면 구조가있는 MOS 바카라 추천지스터, 오른쪽 상단 : 이번에는 3D 왜곡 N 형 바카라 추천지스터 (NMOS)가 개발되었습니다 왼쪽 하단 : 기존 설계로 설계된 3 차원 구조 CMOS 바카라 추천지스터 :이 개발을 통해 3 차원 구조 CMOS 바카라 추천지스터

이 업적에 대한 자세한 내용은 2006 년 12 월 12 일 미국 샌프란시스코에서 개최 될 "2006국제 전자 장치 회의"(IEDM2006)에서 발표됩니다

LSI에 사용MOS 바카라 추천지스터치수의 소형화로 인해 회로 성능이 향상되므로 더 미세한 요소를 달성하기위한 치열한 개발 경쟁입니다 소형화와 관련된 도전도 명백 해졌으며, 이와 같은 상황이 계속되면 바카라 추천지스터 성능 향상 및 전력 소비 감소와 같은 기존의 기술 발전의 추세를 유지하기가 어려울 것이라고 지적했습니다 특히 대량 생산은 2013 년에 시작됩니다기술 생성그리고 나중에 기존의 실리콘 (SI)이 사용됩니다채널사용되면 물리적 성능 제한에 도달합니다 해결책은 새로운 채널 재료와 채널 구조를 사용하여 채널을 통과하는 것입니다캐리어의 속도를 높이는 것이 필수적입니다 또한 연구 개발 기간을 단축하고 제조 비용을 줄이려면 기존 제조 장비 및 제조 공정을 활용할 수 있어야합니다

10569_10693이동성

2005 년 세계 최초의 고성능 균주 Sige-온-절개(SGOI) 이것은 다중 게이트 PMOS 바카라 추천지스터의 최초의 성공적인 시연입니다

이번에는 다중 게이트 CMOS 구조를 제공하기 위해 N- 타입 균주 SI-온 절연체(SOI) 다중 게이트 MOS 바카라 추천지스터가 개발되었습니다

LSI의 높은 성능은 주로 기본 구성 요소 인 MOS 바카라 추천지스터를 소형화함으로써 달성되었지만 최근에는 기존의 평면 바카라 추천지스터 구조의 소형화로 인해 짧은 채널 효과 (전류/오프 제어 제어가 어려워지는 현상)를 억제하기가 어려워졌으며 전류의 증가가 심각해졌습니다 따라서, 3 차원 채널을 사용하고 게이트의 정전기 제어 기능을 증가시켜 짧은 채널 효과를 억제하는 소위 다중 게이트 구조가 적극적으로 연구되었다 그러나, (001) 결정 평면을 갖는 실리콘 웨이퍼를 사용한 종래의 설계에서, 3 차원 채널의 측면 표면은 낮은 전자 이동성을 갖는 실리콘 결정의 (110) 표면이되어 N- 타입 MOS 바카라 추천지스터의 현재 구동 능력이 감소한다는 문제를 초래한다 이 문제를 해결하기 위해, N- 타입 MOS 바카라 추천지스터 및 P 형 MOS 바카라 추천지스터의 방향은 45 ° (도 1의 왼쪽 하단)를 기울여야한다고 생각되었다

미라이 프로젝트에서, 실리콘 크리스탈 평면의 (110) 평면의 방향으로일축 인장 균주또한, 우리는이 방향으로 전류를 통과하면 전자의 효과적인 질량이 줄어들고 이동성이 크게 향상된다는 것을 발견했습니다 (자세한 내용은 용어 참조) 측면에 (110) 표면을 갖는 3 차원 구조를 갖는 채널에 단색 인장 변형을 적용함으로써, 채널의 측면 및 상부 표면의 이동성이 최대화되어 극도로 높은 전자 구동 기능을 갖는 다중 게이트 N 형 MOS 바카라 추천지스터가 생성 될 수있다 단색 인장 균주는도 1에 도시 된 바와 같이 원래 평면에서 이축 인장 변형을 가졌던 얇은 스트립 형 (핀 형) SOI 층을 가공함으로써 도입되었다 2 핀 모양과 같은 얇은 구조로 처리함으로써, 짧은 방향의 변형이 완화되고, 종 방향으로의 일축 장력 변형 만 핀 형태의 측면 표면 (110) 및 상부 표면 (001) 표면에 남겨질 수있다 이 균주의 효과로 인해 측면 표면에서 높은 이동성이 예상 될 수 있습니다 (110) 또한, 상부 표면 (100) 표면은 또한 변형의 효과로 인해 이동성을 향상시키는 것으로 알려져 있으며, 결과적으로도 1에 도시 된 3 차원 구조 2는 채널이되는 모든 표면에서 높은 이동성을 허용합니다

그림 2 : 측면 변형 이완을 사용하여 형성된 단축 인장 변형 SOI 핀 구조, 핀 구조를 사용하면 짧은 축에서 변형이 줄어 듭니다

그림 3은 프로토 타입 단축 변형 다중 게이트 MOS 바카라 추천지스터의 단면의 투과 전자 현미경 (TEM) 사진입니다 이번에 우리가 만든 장치의 최소 핀 폭은 50 nm이고 핀 높이는 45 nm입니다 무화과 도 4는 변형이없는 다중 게이트 바카라 추천지스터와 비교하여 일축 변형 된 다중 게이트 MOS 바카라 추천지스터의 증폭 인자 (바카라 추천스 컨덕턴스 GM)를 보여주고, 피크 값의 높은 증가는 두 배 이상 높게 확인되었다 이 결과는 위에서 언급 한 단축 인장 균주의 유용성을 분명히 보여줍니다

그림 3 : 단축 인장 변형 다중 게이트 MOS 바카라 추천지스터의 단면 TEM 이미지 폴리 -Si 게이트는 실리콘 SOI를 둘러싸고 있습니다

그림 4 단축이없는 다중 게이트 장치와의 변형 된 다중 게이트 장치와의 비교 GM 비교 다중 게이트 MOS 바카라 추천지스터

한편, 단축화 된 다중 게이트 MOS 바카라 추천지스터에서, 핀의 방향이 45 °로 회전되고 3 차원 채널 구조의 측면 표면이 (110) 평면으로 설정되면, GM은도 1에 도시 된 바와 같이 약 30% 감소한다 5 이것은 (110) 평면에서의 일축 변형으로 인한 이동성 개선이 매우 효과적임을 나타냅니다

그림 5 : 다중 게이트 MOS 바카라 추천지스터에서 핀 (전류) 방향 성전환 GM의 의존성

최적의 다중 게이트 CMOS 구조 시연

전통적으로, 3 차원 다중 게이트 CMO의 구동력을 최대화하기 위해서는 N- 타입 MOS 바카라 추천지스터를 (100) 평면에 및 P- 타입 MOS 바카라 추천지스터를 (110) 평면에 기울여 핀 구조의 측면을 45 ° 기울여야한다고 생각되었다 (그림 1 하단) 이는 전자 이동성이 (110) 평면보다 (100) 평면에서 더 크기 때문에, 반면에, (110) 평면에서는 구멍 이동성이 더 크지 만, 이는 통합이 효과가 없을 때 면적 효율성이 비효율적이며 N- 타입 및 P- 형 바카라 추천지스터를 형성하기위한 기존의 설계 방법을 크게 변경해야한다는 문제가있다 그러나 이번에는 적절한 왜곡을 적용함으로써, (110) 평면 MOS 바카라 추천지스터 (서브 밴드구조)가 최적의 상태로 제어 될 수 있고 (110) 평면의 전자 이동성이 상당히 개선 될 수 있으며, N- 타입 및 P- 유형의 지느러미의 방향을 정렬함으로써, 캐리어 이동성, 따라서 전류 유도가 최대화 될 수 있음이 처음 발견되었다

그림 6은 다중 게이트 CMO의 최적 구조에 대한 개략도입니다 N 형 바카라 추천지스터 용으로 개발 된 단축 장력Strip Soi사용 P-Type Transistor는 이전에 Mirai Project (작년 IEDM에 발표 됨)에서 개발되었습니다변형 sgoi를 사용하십시오 이 단축 압축 변형 다중 게이트 SGOI P- 타입 바카라 추천지스터는 단축 압축 변형, SIGE 채널 재료 및 (110) 평면 방향으로서 P- 타입 바카라 추천지스터에 이상적인 구조로 밝혀졌다 이 CMOS 구조는 지금까지 Mirai 프로젝트에서 개발되었습니다국소 산화 및 농도 방법사용할 수 있습니다 즉, SIGE는 P- 타입 바카라 추천지스터 영역에만 선택적으로 증착되고 고온 산화 처리를 수행하여 변형 된 SGOI 층을 형성한다

그림 6 단축 변형 다중 게이트 CMO의 최적 구조

MIRAI 프로젝트는 단축 인장 변형기 SOI 유형 및 단축 압축 변형 P- 타입 SGOI 바카라 추천지스터의 성능을 더욱 향상시키고 미세한 바카라 추천지스터의 이론적 한계 성능을 추구하며 실제로이 두 바카라 추천지스터를 통합하여 CMO의 최종 고성능 작동을 보여줍니다

◆ Semiconductor Mirai Project

"고급 정보 및 통신 장비 및 장치 인프라 프로그램"의 일환으로 새로운 에너지 및 산업 기술 개발 기관이 의뢰 한 프로젝트는 "차세대 반도체 자료 및 프로세스 인프라 기술 개발"을 촉진하기위한 "일본의 반 전도체 산업의 경쟁력을 강화하고 2001 년까지 지속 가능성의 경쟁력을 강화하고, 10 년 동안 지속될 것입니다 ASET 및 Semiconductor Advanced Technologies Co, Ltd[참조로 돌아 가기]

◆ 다중 게이트 바카라 추천지스터, 3D 구조 바카라 추천지스터

전류의 ON/OFF를 제어하는 ​​게이트 전극 표면이 채널에 대한 3 차원 방식으로 형성되는 바카라 추천지스터를 다중 게이트 바카라 추천지스터라고합니다 2 개의 게이트 유형, 2 개의 게이트 유형, 3 개의 게이트 유형, 3 개의 게이트 유형 및 기타 유형이 있으며, 채널을 덮고 있으며 3 차원 구조 바카라 추천지스터라고도합니다 또한, 반도체가 핀 모양으로 처리되고 측면 표면이 채널을 핀 유형 바카라 추천지스터라고도하는 바카라 추천지스터는 핀 유형 바카라 추천지스터라고도합니다 다중 게이트 바카라 추천지스터는 기존의 평면 바카라 추천지스터와 비교하여 게이트에서 정전기 전력이 증가하여 바카라 추천지스터의 누출 전류를 줄이고 45 나노 기술 생성 (2010 년 대량 생산) 후에 실질적으로 사용될 것으로 예상됩니다[참조로 돌아 가기]

◆ CMOS

보완(보완) MOS의 약어 N- 채널 MOSFET 및 P 채널 MOSFET을 ON/OFF 작업을 역전시킨 바카라 추천지스터와 직렬로 연결하는 요소 LSI에서 신호 처리를 수행하기위한 가장 기본적인 회로입니다[참조로 돌아 가기]

◆ MOS 바카라 추천지스터, 채널

mos isMetal-Oxide-Semiconductor(금속-산화물-세미 컨덕터)에 대한 약어 요소는 금속 전극에 가해지는 전압으로 인해 반도체 측에서 전자 (음전 전하) 또는 구멍 (양전하)의 캐리어를 유도하여 전류를 켜고 오프합니다 LSI의 가장 기본적인 요소입니다 운송 업체가 이동하는 영역을 채널이라고합니다 N- 채널 MOS 바카라 추천지스터는 채널에서 전자가 유도되는 장치 유형이며, N- 채널 MOS 바카라 추천지스터는 구멍이 실행되는 장치 유형입니다 n과 p는 각각음성(음수),긍정적(긍정적)에 대한 약어[참조로 돌아 가기]

◆ 기술 생성

이것은 ITRS (International Semiconductor Technology Roadmap)에서 반도체의 소형화를 나타내는 수치 값이며, DRAM (Dynamic Random Access Memory)에서 비트 라인의 하프 피치 치수를 사용하여 표시됩니다 기술 노드라고도합니다 현재 장치 제조업체는 65 나노 테크놀로지 생성을위한 90 개의 나노 기술 생성 및 제조 기술 개발의 대량 생산입니다 반도체 Mirai Project는 45 나노 미터를 초과하는 기술 생성을위한 기본 기술 개발을 촉진하고 있습니다 (2010 년 대량 생산)[참조로 돌아 가기]

◆ 경력

재료를 통해 흐르는 전류의 캐리어를 캐리어라고합니다 캐리어에는 음전하가있는 전자와 양전하가있는 구멍 (전자가 제거되는 구멍)을 포함합니다 전자가 채널을 통해 흐르는 바카라 추천지스터는 N- 타입 바카라 추천지스터이며, 구멍이 캐리어 인 요소를 p- 타입 바카라 추천지스터라고합니다[참조로 돌아 가기]

◆ 이동성

고체에서 캐리어 흐름의 용이성 측정 값이며, 적용된 전기장 강도 및 캐리어 달리기 속도의 비례 수입니다 동일한 크기의 전압이 적용되면 이동성이 높을수록 캐리어의 달리기 속도가 높을수록 전류가 높아집니다[참조로 돌아 가기]

◆ unixial wensile 균주

기존의 변형성 반도체 기판에서, 변형은 표면에 등방성 (이조질 변형)이며 최근 몇 년 동안 스트레스가 존재하는 단수 방향으로 만 적용되는 바카라 추천지스터가 개발되었으며, 그 변형은 채널 표면에 이방성이다 이런 식으로, 왜곡이 전류 방향과 채널 평면의 전류에 수직 인 방향 사이에서 다른 변형 상태를 발성 변형이라고한다
반도체 결정에서, 전자는 상이한 유효 질량을 가진 여러 서브 밴드에 분포되지만,이 분포 상태는 변형의 영향으로 인해 변경 될 수있다 무화과 도 2는 (110) 평면에 단축 인장 변형을 적용함으로써 발생하는 서브 밴드의 분포 속도의 변화를 개략적으로 보여줍니다 (110) 평면에서, 변형이없는 상태의 경우, 가벼운 효과적인 질량의 전자 및 가벼운 효과적인 질량의 전자가 동일하게 존재하므로, 전도는 무거운 효과적인 질량의 전자에 의해 억제되며 (100) 평면에 비해 이동성이 감소된다 그러나, 단색 인장 변형이 전류 방향으로 적용될 때, 전자는 가벼운 유효 질량으로 서브 밴드로 이동하여 전자의 질량을 효과적으로 감소시킨다 이것은 이동성을 크게 향상시킬 것으로 예상 될 수 있습니다 결과적으로, 단축 인장 변형의 적용은 낮은 전자 이동성을 제거하며, 이는 (110) 표면의 단점이었다

그림 7 일축 인장 변형으로 인한 전자 서브 밴드 구조의 변화를 보여주는 회로도

그림과 같이 도 8, 상부 표면 (100)에서도 인장 균주의 적용은 전자가 가벼운 유효 질량을 갖는 서브 밴드를 점유하여 이동성을 향상시킬 수 있으며, 결과적으로 그림에 도시 된 3 차원 구조는 채널이되는 모든 표면에서 높은 이동성을 허용한다[참조로 돌아 가기]

그림 8 단축 인장 스트레인 다중 게이트 NMOS 바카라 추천지스터의 개략도

◆ 서브 밴드

MOS 바카라 추천지스터에서, 캐리어는 MOS 인터페이스보다 여러 nm입니다 (1 nm는 1x10^-9m)에 갇히면서 인터페이스와 평행 한 방향으로 이동합니다 양자 기계적 효과는 NM의 순서 공간에서 나타나고, 이산 에너지 수준은 제한 방향으로 형성된다 이것은 일반적으로 서브 밴드라고합니다 서브 밴드 엔지니어링에서, 서브 밴드의 에너지 위치는 이동성을 향상시키기 위해 외부 변형, 채널 층 두께 등에 의해 변조된다[참조로 돌아 가기]

◆ Strip Soi, 변형 sgoi

Soi는 무엇입니까?Silicon-on-Irsulator및 단열 필름에 대한 약어 (일반적으로 sio₂)는 필름에 형성된 Si의 단결정 박막을 나타냅니다 SOI 보드는 이미 상업적으로 이용 가능합니다 이 기판상의 MOS 바카라 추천지스터의 형성은 하중 커패시턴스를 감소시키고 바카라 추천지스터의 회전 및 끄기를 개선하여 더 빠르고 낮은 전력 소비를 허용하며 최근이 기판을 사용하여 LSI를 상용화하기 위해 이동하고있다 변형 SOI는 SOI 층에 적용되는 변형입니다 일반적으로 스트레칭 균주는 평면 내 방향으로 적용됩니다 긴장된 SOI 보드는 현재 연구 개발 단계에 있으며 상업적으로 이용할 수 없습니다 변형의 적용은 전자와 구멍의 이동성을 향상시키고 바카라 추천지스터 성능을 향상시킵니다 반면에 Goi는 무엇입니까?Germanium-on-Irsulator에 대한 약어 그리고 단열 영화 (보통 sio₂)는 필름에 형성된 GE의 단결정 박막을 나타냅니다 GOI 보드는 아직 사용할 수 없습니다 GE는 변형 Si의 전자 이동성과 거의 동일하지만 구멍의 이동성은 변형 Si의 이동성보다 훨씬 높기 때문에이 두 가지를 결합함으로써 더 높은 성능 CMOS 바카라 추천지스터를 형성 할 수 있습니다[참조로 돌아 가기]

◆ 국소 산화 및 농도 방법

SGOI 구조를 형성하는 방법 SOI 기판상에서시기 박막 결정 층이 적층되는 구조가 고온에서 열 산화 될 때, SIGE 결정 층의 Si 원자 만 선택적으로 산화된다 결과적으로, 매장 된 산화물 필름의 시그에서, 열 산화로 인해 필름 두께가 더 얇아지고, GE 농도는 동시에 증가한다 이 원칙은 높은 GE 조성으로 SGOI 구조를 생성 할 수있게한다 또한, SIGE는 기판의 일부에 선택적으로 증착 될 수 있거나 마스크로 덮고 선택적으로 산화함으로써 SGOI 구조는 기판의 어느 곳에서나 만 만들 수있다 이 방법을 국소 산화 및 농도 방법이라고합니다[참조로 돌아 가기]