게시 및 게시 날짜 : 2010/12/06

실리콘의 한계를 초과하는 C바카라 사이트 주소 트랜지스터에 대한 기본 기술 확립

-III-V 그룹 반도체를 사용한 초대형 채널 형성, 금속 소스/배수 형성 및 높은 이동성의 구조-


게시 요약

 Group III-V 화합물 반도체HighMobilityC바카라 사이트 주소트랜지스터의 실질적인 사용을위한 추가 얇은 3 가지 기본 기술채널Formation,금속 소스/배수 (S/D)세계 최초의 교차점 형성 및 전자 이동성 향상 이것은 기존 실리콘 (SI) 트랜지스터의 한계를 초과하는 고전성 C바카라 사이트 주소 트랜지스터를 제공 할 것으로 예상된다

도쿄 대학 (Hamada Junichi 회장) (이하 도쿄 대학교로 언급), 국립 선진 산업 과학 기술 연구소 (Nomaguchi Yutaka) (이하 AIST라고 언급), Sumitomo Chemical Co, Ltd Sumitomo Chemical) 및 국립 재료 및 재료 연구소 (Shioda Tosho 회장) (이하 재료 및 재료 기관으로 불리한) (이하 Shioda Tosho, Shioda Tosho 이하라고 불리는) (이하 "재료 기관"이라고 불림)는 III-V Semicond Actand Actern of Silicon 플랫폼의 개발에 관한 공동 연구를 수행하고 있습니다 이번에는 도쿄 대학의 장치 제조 기술, AIST의 단열 필름 형성 기술, Sumitomo Chemical의 Crystal Growth Technology 및 III-V바카라 사이트 주소fet우리는 실제 적용을 목표로하는 세 가지 기본 기술을 개발했습니다 초대형 채널 형성 기술, 금속 S/D 형성 기술 및 높은 이동성 인터페이스 제어 기술

이 성과에 대한 세부 사항은 최첨단 장치 기술 "2010국제 전자 장치 회의” (IEDM 2010) (2010 년 12 월 6-8 일,샌프란시스코), 그 중에서도 Ultra-Thin Channel III-V 바카라 사이트 주소FET의 개발에 관한 논문은 회의의 하이라이트 논문 중 하나로 선정되었습니다

9003_9157


발표

■ 포인트 ■

지점 1-3의 기본 기술을 적용함으로써 III-V 채널 고 이동성 C바카라 사이트 주소 트랜지스터를 실현할 수 있습니다

포인트 1 : 매우 얇은 채널을 형성하기위한 기술 개발

  • III-V 바카라 사이트 주소FETS 35 nm의 매우 얇은 III-V 채널과 얇은 필름 내장 산화물 필름 (Box)를 결합한 Double Gate III-V 바카라 사이트 주소FET을 개발했으며 세계에서 처음으로 운영을 성공적으로 시연했습니다

포인트 2 :자체 정렬 유형프로세스 별 금속 S/D 바카라 사이트 주소FET의 개발

  • 우리는 니켈 (NI)과 III-V 채널 사이의 반응을 사용하여 자체 정렬 S/D 접합을 형성 할 수있는 프로세스를 개발 했으며이 과정을 세계에서 처음으로 사용하는 금속 S/D 바카라 사이트 주소FET의 작동을 입증했습니다

  • III-V 채널 층에 포함 된 인듐 (In) 조성물을 증가시켜Schottky Barrier의 높이 S/D 저항을 감소시키기 위해 감소되어 전류 주행 전력이 높아졌습니다

포인트 3 : III-V 바카라 사이트 주소FET 고 이동성 기술 및 이동성 결정 요인의 설명

  • 우리는 III-V 채널의 결정 방향 및 표면 종료를 고안함으로써 III-V 바카라 사이트 주소FET의 전자 이동성을 크게 향상시키는 기술을 개발했습니다

  • 이동성 개선의 요인에는 III-V 채널 및게이트 단열 필름전기 쌍극자이것은 세계에서 처음으로 변동을 억제하는 것이 중요하다는 것이 밝혀졌습니다

■ 결과 요약 ■

연구 결과1: 초박형 채널 형성 기술 개발~두께 약35 nm울트라 얇은 인듐 갈륨 아르 세 나이드 (Ingaas) 채널, 두께10 nm뇌 알루미늄 산화물 (al2O3)Box레이어가있는 이중 게이트III-V 바카라 사이트 주소FET개발~

매우 얇은 채널 구조는 바카라 사이트 주소FET이 더욱 소형화 될 때 누출 전류를 증가시키는 문제를 해결하는 구조가 될 것으로 예상됩니다 우리는 기판 라미네이션 기술을 활용하여 초박형 채널을 제공합니다iii-v-온 절연체(III-V-OI)보드가 개발되었습니다 그림 1-1은 투과 전자 현미경을 사용하여 제조 된 초대형 채널 구조의 단면 관찰 결과를 보여줍니다 매우 얇은 두께는 35 nm에도 불구하고 고품질 III-V 채널이 균일하게 형성됨을 알 수 있습니다 이 초 얇은 채널 구조는 Ingaas를 사용합니다epitaxial GrowthIII-V 층은 우수한 결정 구조를 유지하면서 Si 기판에 쌓아서 제조되었습니다 이 보드를 사용하여 우리는 Ultra-Sern Channel III-V 바카라 사이트 주소 트랜지스터를 제작했으며 프론트 게이트를 사용하여 우수한 트랜지스터 작업을 성공적으로 달성했습니다

 

초박형 채널의 하단에서 박스 레이어를 얇게하면 전면 게이트와 뒷문을 동시에 사용하는 이중 게이트 작동이 가능합니다 그래서 이번에는 Al2O3이중 게이트 작동을 보여주는 재료 (그림 1-1) 결과적으로, 전류/전압 특성은 III-V 채널에 좋고, 높은 레벨은 약 10의 전력 10ON/OFF 현재 비율를 얻는 데 성공했습니다 (그림 1-2) 이 기술은 단열층을 통해 기판을 붙여 넣는 방법이며, III-V 채널 이외의 다양한 고전력 채널 재료에 적용될 것으로 예상됩니다

울트라 얇은 채널의 섹션 사진
그림 1-1 초 얇은 채널의 단면 사진 SI 기질 위에 천연 산화물 필름 (SIO2)를 통해 10nm al2O3상자 층과 35 nm Ingaas 초박형 채널을 적층시켜 III-V-OI 구조를 형성했습니다 al2O3그리고 Ni는 트랜지스터의 게이트 절연 필름과 전극이다

울트라 얇은 채널을 사용하여 이중 게이트 바카라 사이트 주소FET의 전류 게이트 전압 특성 다이어그램
그림 1-2 초 얇은 채널을 사용한 이중 게이트 바카라 사이트 주소FET의 드레인 전류-게이트 전압 특성 전압을 적용함으로써, 전류는 OFF 상태에서 ON 상태로 7 배 정도 변경됩니다

연구 결과2:Ni-ingaas반응 층을 사용한 자체 정렬 금속S/D III-V 바카라 사이트 주소FET개발

그룹 III-V 화합물 반도체는 높은 이동성 채널 재료 일 것으로 예상되지만, 전도도에 추가 된 불순물은 포함되지 않습니다용해도 한도SI보다 1 크기가 낮으므로 이온 임플란트를 사용하여 S/D를 형성 할 때 S/D 영역의 저항을 줄이기가 매우 어렵습니다 이번에는 세계에서 처음으로 낮은 저항 S/D가 NI와 III-V 채널 사이의 반응으로 형성 될 수 있음을 발견했습니다 이 방법에 의해 형성된 S/D의 시트 저항은 종래의 이온 이식에 비해 약 1/3만큼 감소된다 그림 2-1은 III-V 채널로 Ingaas를 사용하여 제조 된 바카라 사이트 주소FETS의 단면 관찰 결과와 자체 정렬 과정을 사용합니다 결함이없는 매우 가파른 인터페이스의 형성은 금속 및 III-V 채널 인터페이스에서 관찰 될 수 있습니다 또한이 자체 정렬 된 금속 S/D III-V 바카라 사이트 주소FET은 좋은 전기 특성을 나타내는 것으로 확인되었습니다

또한, III-V 채널 층에 포함 된 조성물을 증가시키고 Schottky 장벽의 높이를 낮추면 S/D의 저항을 더욱 줄이는 데 성공했습니다 이 S/D 형성 기술은 Ni 필름 두께를 제어함으로써 극도로 얕은 접합을 형성 할 수 있기 때문에 소형화로 인한 누설 전류의 증가를 억제하는데 효과적이 될 것으로 예상된다

금속 s/d 조인트를 가진 III-V 바카라 사이트 주소FET의 단면 사진
그림 2-1 금속 S/D 조인트가있는 III-V 바카라 사이트 주소FET의 단면 사진 Ni-ingaas 합금 부분은 금속 S/D이며, 이는 III-V 채널에 대한 낮은 저항 접합을 형성한다

연구 결과3:III-V 바카라 사이트 주소FET높은 이동성 기술 및 이동성 결정 요인의 설명

바카라 사이트 주소FET을 제조 할 때, 일반적으로 (100) 평면이라고하는 결정 평면이 사용됩니다 우리는 GA로 만들어진 표면 (111)이라는 표면에서 고품질 III-V 크리스탈을 성장시키는 기술을 확립했으며,이 표면을 사용하여 바카라 사이트 주소FET을 제조함으로써 전자 이동성이 개선 될 수 있음을 발견했습니다 또한, 황화물 용액에 III-V 표면을 담그는 간단한 방법을 사용하여 황 원자로 표면의 종료에 의해 이동성이 더욱 개선된다는 것이 밝혀졌다 (도 3-1) Ingaas가 III-V 채널 (111)로 사용될 때, 황화 조건에서도 실리콘의 두 배 이상의 이동성으로, 13 번째 캐리어 전자 전자의 13 전력은 제곱 센티미터 당 10 전력으로 실리콘의 두 배 이상의 이동성으로 종결 된 A 평면으로 만든 바카라 사이트 주소FET으로 사용될 때 이로 인해이 높은 이동성 기술은 CMO의 현재 주행 전력을 증가시키는 유망한 기술이라고 말할 수 있습니다

바카라 사이트 주소FET의 이동성을 증가시키기 위해서는 반도체와 게이트 절연 필름 사이의 인터페이스 근처에서 이동하는 전자의 산란을 억제해야한다는 것이 알려져있다 장치 특성에 대한 상세한 분석 후, 우리는 III-V 바카라 사이트 주소FET에서 인터페이스에서 생성 된 전기 쌍극자의 변동이 산란의 원인임을 발견했습니다 전기 쌍극자에 의한 산란은 기존의 실리콘 바카라 사이트 주소FET의 이동성에 거의 영향을 미치지 않으며 III-V 채널에 고유 한 이동성 결정 메커니즘으로 간주됩니다 이 새로운 결과는 이동성을 더욱 향상시키기 위해 인터페이스 설계에 대한 지침을 제공합니다

다양한 Ingaas 표면에 제작 된 바카라 사이트 주소FET의 이동성 다이어그램   III-V 채널 및 AL2O3 GATE 절연 필름과의 인터페이스에서 생성 된 전기 쌍극자의 모델 다이어그램
그림 3-1 다양한 Ingaas 표면에 제작 된 바카라 사이트 주소FET의 이동성 (100) 평면과 비교하여 (111) 평면에서 이동성이 크게 개선된다 또한 두 측면에서 황 처리는 이동성을 향상시킵니다
 
그림 3-2 III-V 채널 및 AL2O3게이트 절연 필름과 인터페이스에서 생성 된 전기 쌍극자 모델 (111) 표면 A에서, 전기 쌍극자의 양성 및 음성 방향이 정렬되어 이동성이 향상된다 (100) 평면에서, 전기 쌍극자의 양성 및 음성 방향은 정렬되지 않아 이동성이 낮아집니다

이런 식으로, 우리는 Ultra-thin Channel III-V 바카라 사이트 주소FET을 개발했으며, 세계에서 처음으로 SI 기판에서 트랜지스터 작동을 시연하고 III-V 바카라 사이트 주소FET의 작동을 보여주기 위해 금속 S/D 형성 기술을 도입했습니다 우리는 높은 이동성 기술을 개발하는 것 외에도 이동성을 높이기위한 지침으로 작용할 이동성 결정 메커니즘을 명확히했습니다 이 결과는 논리 LSI의 SI 채널을 Ingaas : Ultra-Thin Channel Formation Technology, Metal S/D Formation Technology 및 고변형 인터페이스 기술과 같은 III-V 채널로 대체하기위한 세 가지 기본 기술을 확립했습니다 이러한 차세대 초고속 C바카라 사이트 주소 트랜지스터를 실질적으로 사용하게하는 차세대 초고속 C바카라 사이트 주소 트랜지스터는 컴퓨터, 서버, 디지털 홈 어플라이언스 등에 대한 성능이 높아지고 전력 소비가 더 높아질 것으로 예상됩니다

연구 이력

도쿄 대학, AIST, Sumitomo Chemical 및 Materials Agency는 공동 연구를 통해 초대형 채널 형성 기술, 금속 S/D 형성 기술 및 인터페이스 제어 기술을 개발했습니다 공동 연구 결과는 NEDO 프로젝트 "새로운 나노 전자 반도체 재료의 개발 및 새로운 구조화 된 나노 전자 장치 기술의 개발"(실리콘 플랫폼에서 III-V 그룹 반도체 채널 트랜지스터 기술의 연구 및 개발)에 의해 의뢰되었습니다 [테마 리더 Takagi Shinichi] 2007 년부터 2011 년까지 5 년 동안 기존 트랜지스터의 성능을 크게 향상시키는 새로운 트랜지스터 구조 및 재료를 개발해 왔습니다 이 연구 주제는 22 개의 나노 생성 LSI 트랜지스터에 대한 재료 옵션을 탐색하는 새로운 엔지니어링 방법을 제안하고, SI 기판에서 미래에 초음파 트랜지스터의 구조가 될 것으로 예상되는 III-V-OI 구조화 된 트랜지스터를 실현하는 것을 목표로합니다

16610_17045VLSI 기술에 대한 심포지아에보 고했습니다 및 2010

첨부

2 인치 보드 크기 III-V-OI 보드 사진
그림 : 2 인치 보드 크기 III-V-OI 보드의 사진


터미널 설명

◆ III-V 화합물 반도체
결합 그룹 III 원자 (알루미늄, 갈륨, 인듐 등)와 그룹 V 원자 (질소, 인, 비소 등)로 만든 반도체 전형적인 예로는 갈륨 비소 (GAA), 인듐 인 (INP) 및 질화 갈륨 (GAN)이 포함됩니다[참조로 돌아 가기]
◆ 이동성
고체에서 캐리어의 흐름의 용이성을 측정하며, 적용된 전기장 강도 및 캐리어 달리기 속도의 비례 계수입니다 동일한 크기의 전압이 적용되면 이동성이 높을수록 캐리어의 달리기 속도가 높을수록 전류가 높아집니다[참조로 돌아 가기]
◆ C바카라 사이트 주소
보완(보완) 바카라 사이트 주소의 약어n채널 바카라 사이트 주소FET 및PChannel 바카라 사이트 주소FET이라는 장치,이 장치는 직렬로 ON/OFF 작업을 반전시킨 트랜지스터 유형입니다 이것은 통합 회로에서 신호 처리를 수행하기위한 가장 기본적인 회로입니다[참조로 돌아 가기]
◆ 바카라 사이트 주소FET, Channel
바카라 사이트 주소FETS는 LSIS의 가장 기본입니다금속-산화물-세미 컨덕터(금속-산화물-세미 컨덕터)Field-Effect-Transistor(필드 효과 트랜지스터)에 대한 약어 바카라 사이트 주소FET에는 게이트, 소스 및 배수의 세 가지 전극이 있습니다 게이트 전극에 적용된 전압 (게이트 전압)은 반도체 측면에서 전자 (음전 전하) 또는 구멍 (양전하)의 캐리어를 유도하여 전류 켜기/오프 작동을 돌립니다 운송 업체가 이동하는 영역을 채널이라고합니다 채널의 입구쪽에있는 전극을 소스라고하며, 캐리어가 꺼내는 출구 쪽의 전극을 배수라고합니다 채널에서 전자가 유도 된 유형의 요소n채널 바카라 사이트 주소 Transistor를 입력하십시오 구멍을 통과하는 장치 유형P-유형 채널 바카라 사이트 주소 트랜지스터nandP각각음성(음수),긍정적(긍정적)에 대한 약어[참조로 돌아 가기]
◆ 금속 소스/배수 (금속 s/d)
바카라 사이트 주소FET에서 금속 소스/배수 (S/D)는 금속을 채널에 결합하여 형성되는 금속 소스/드레인 (S/D)입니다 기존의 S/D 형성에서, 불순물은 이온 임플란트에 의해 채널의 입구 및 출구에 도입되어 접합부를 형성한다[참조로 돌아 가기]
◆ Schottky Barrier
Schottky 장벽이라고하는 에너지 장벽은 반도체와 금속 사이의 인터페이스에서 발생합니다 따라서, 전류 가이 인터페이스를 통해 흐르면, 전자는 에너지 장벽을 초과하거나 터널을 초과합니다 접합의 저항을 줄이려면이 장벽을 낮추어야합니다[참조로 돌아 가기]
◆ Box
절연 층을 통해 기판 표면에 얇은 반도체 층을 형성 할 때, 매장 된 산화물 (묻힌 산화물)에 대한 약어[참조로 돌아 가기]
◆ 자체 정렬 유형
실제로 바카라 사이트 주소FET의 소스/배수 위치를 이전에 형성된 게이트 전극과 정렬합니다[참조로 돌아 가기]
◆ Gate Insulating Film
바카라 사이트 주소FET 채널과 게이트 전극 사이에 삽입 된 절연 필름 채널에서 캐리어를 유도하기 위해 게이트 전극에 전압을 적용 할 때, 게이트 전극과 채널 사이의 전류가 흐르지 않도록하는 역할을합니다 바카라 사이트 주소FET의 특성은 게이트 절연 필름과 채널 사이의 인터페이스에서 생성 된 전하 및 결함에 의해 크게 영향을 받으 므로이 인터페이스의 품질을 향상시키는 것이 중요합니다[참조로 돌아 가기]
◆ Electric Dipole
서로 근접한 긍정적 및 음전하 한 쌍 양전하 및 음전하는 서로의 전기장을 취소하기 때문에 전기 쌍극자가 발달하는 힘의 범위는 단일 전하로 인한 정전기력에 비해 짧은 거리로 제한됩니다[참조로 돌아 가기]
◆ III-V-온 절연체(III-V-OI)
iii-v-온 절연체(III-V-OI)는 단열 필름에 형성된 그룹 III-V 화합물 반도체의 단결정 박막을 지칭한다 III-V-OI 보드는 아직 사용할 수 없습니다 이 연구에서 ingaas는 그룹 III-V 화합물 반도체로 사용됩니다 III-V 화합물 반도체의 전자 이동성은 SI보다 훨씬 높으므로 고성능입니다n채널 바카라 사이트 주소 트랜지스터를 형성 할 수 있습니다[참조로 돌아 가기]
◆ 에피 택셜 성장
기질 결정 방향의 영향으로 인해 결정 기판 상에 박막을 형성 할 때 박막이 자라는 현상 및이 방법을 사용하여 결정 박막을 제조하는 방법 예를 들어, 기판이 (100) 평면 일 때, 동일한 결정 구조를 갖는 재료가 자라면, 자란 결정의 평면 방향은 일반적으로 (100) 평면이다[참조로 돌아 가기]
◆ 현재/끄기 전류 비율
게이트 전압의 크기에 따라 바카라 사이트 주소FET의 배수 전류가 변경 될 때 최대 전류 (ON)와 최소 전류 (OFF)의 비율 이것은 현재 스위치로서 바카라 사이트 주소FET의 성능을위한 중요한 지표 중 하나입니다[참조로 돌아 가기]
◆ 용질 한계
고체 물질에 함유 될 수있는 불순물의 한계 농도[참조로 돌아 가기]


문의

연락처 양식