게시 및 게시 날짜 : 2013/06/10

3D 다층 바카라 추천 회로를위한 다결정 게르마늄 트랜지스터

-실용적인 수준에서 좋은 스위칭 특성-

포인트

  • CMOS 회로에서 다른 CMOS 회로의 지속적인 쌓기를위한 장치 기술 개발
  • 저렴한 비용으로 인터레이어 필름에서 형성 될 수 있으며 실용적인 수준에 가까운 온 오프 비율을 달성 할 수 있습니다
  • 최첨단 연구 및 개발 지원 프로그램 (First) 프로젝트의 보조금 결과 "Green Nanoelectronics를위한 핵심 기술 개발"

요약

바카라 커뮤니티 [Nakabachi Ryoji 회장] (이하 "AIST")NanoElectronics Research Division[연구 부서 이사 Kanamaru Masato] 공동 연구 그룹 Green Nanoelectronics Center [Collaborative Research Group Director Yokoyama Naoki] Kamata Yoshimi 전문 집중 연구 전문가는 대규모 바카라 추천 회로에서 작업하고 있습니다3D 라미네이트 기술polycrystallineGENEGENIUM (GE) 트랜지바카라 추천는 5 주문을 초과합니다ON/OFF 비율를 보여주는 것으로 입증되었습니다

액정 디스플레이에 사용되는 다결정 실리콘 (SI) 트랜지바카라 추천와 비교하여, 다결정 GE 트랜지바카라 추천는 더 낮은 온도에서 형성 될 수있다 게다가Mobility높은 성능 및 저전압 작동이 예상됩니다 이번에는 미세한 트랜지바카라 추천 구조가 있습니다FIN 타입 트랜지바카라 추천로 설정함으로써, 우리는 5 자리 이상의 온 오프 비율을 달성했으며, 이는 실제 수준에 더 가깝습니다스퍼터링 필름 형성간단한 제조 공정을 채택하면 비용이 절감 될 수 있습니다TSVyamicrobump등을 사용하여 칩 스태킹을 사용하여 3D 기술을 대체하거나 보완하는 새로운 3D 스태킹 기술 일 것으로 예상됩니다

이 기술에 대한 세부 사항은 2013 년에 개최 될 예정이며,이 기술은 2013 년 6 월 11 일부터 13 일까지 교토 현 교토시에서 개최 될 예정VLSI 기술심포지엄에서 발표 될 예정입니다

라미네이트 바카라 추천 회로 (왼쪽)의 개념적 다이어그램과 프로토 타입 장치 (오른쪽)의 단면 구조의 모양
라미네이트 바카라 추천 회로 (왼쪽) 및 프로토 타입 장치 (오른쪽)의 단면 구조의 개념 다이어그램

개발의 사회적 배경

휴대용 정보 장치의 폭발성 스프레드와 IT 장치의 전력 소비가 증가함에 따라 전자 정보 장치의 전력 소비를 줄여야합니다 이를 위해 전자 정보 장치에 설치됩니다LSI9776_9845미니 화에 의해 가져 왔습니다 그러나 최근에는 소형화의 부작용이었습니다공식 전류증가배선 지연증가,현재의 원동력새로운 공정 기술을 개발하고 포화를 다루기위한 장비를 도입해야하며 소형화가 점차 어려워지고 있습니다 한편, 연구 개발은 다수의 LSI를 쌓고 상단 및 하부 LSI 사이에 TSV 및 미생물을 도입하는 것과 같은 3 차원 바카라 추천 회로를 형성하기 위해 연구 개발이 수행되고있다 소형화 기술을 사용하지 않으면 칩 영역 감소, 기능성, 배선 지연 감소와 같은 효과가 달성 될 수 있습니다 그러나 TSV와 미생물에는 현재 배선 피치가 불충분하고 높은 비용과 같은 문제가 있으며 새로운 3D 스태킹 기술이 필요합니다 이러한 문제를 해결하기 위해 배선을 포함한 바카라 추천 회로의 연속 다층 형성을 허용하는 기술 (라미네이팅)CMOS기술)은 유망한 것으로 간주됩니다 AIST는 다결정 GE를 사용하여 라미네이트 CMO를 개발하기 시작했으며, 이는 저온에서 절연 필름에서 다결정 GE를 형성 할 수 있다는 사실에 중점을 두었습니다

연구 이력

Green Nanoelectronics Center (GNC)는 2010 년 4 월 내각과 과학 홍보를 위해 캐비닛 사무소와 Japan Society가 운영하는 최첨단 연구 개발 지원 프로그램 (First)에서 채택한 프로젝트를 구현하기 위해 설립되었습니다 5 개 회사 (Fujitsu Corporation, Toshiba Corporation, Hitachi Corporation, Renesas Electronics Corporation 및 ULVAC Corporation)의 두 번째 연구원 및 AIST 연구원으로 구성됩니다 2011 년부터 GNC는 LSI의 저전압 작동을 목표로 높은 이동성 재료 인 GE를 사용하여 트랜지바카라 추천를 연구하고 개발해 왔습니다 2012 년부터 우리는 3D 스태킹 기술과 결합 할 수있는 다결정 GE 트랜지바카라 추천를 개발하기 위해 노력해 왔습니다

이번에는 게이트 길이가 40 nm 인 트랜지바카라 추천로 우수한 스위칭 특성을 얻었습니다 이 연구 결과는 First Project의 보조금, "녹색 나노 전자 공학을위한 핵심 기술 개발"(센터 연구원 : Yokoyama Naoki)을 통해 얻었습니다

연구 컨텐츠

SI 트랜지스터를 쌓을 때 기본 CMOS 회로에 대한 열 영향에 문제가 있습니다 다결정 GE는 기본 CMOS 회로에 영향을 미치지 않는 저온에서 절연 필름상에서 형성 될 수 있으며, CMOS 회로를 순차적으로 스태킹하여 3 차원 적층 바카라 추천 회로를 형성하기위한 장치 재료로서 적합합니다

Si 산화물 필름에서 비정질 GE를 스퍼터링 한 후, 다결정 GE를 열처리에 의해 제조하고,이를 사용하여 핀 유형 트랜지바카라 추천를 생성 하였다 (도 1) 정상MOSFET와 달리 구조를 정션이없는 트랜지바카라 추천라고합니다 즉, 채널 및소스 및 배수전체는 동일한 농도의 p- 타입입니다PN Junction존재하지 않습니다 따라서, 정상적인 MOSFET에 필요한 소스 및 배수 형성 공정은 생략 될 수 있으며, 제품은 저렴한 비용으로 형성 될 수있다 반면에, 충분한 제어 특성을 얻으려면 채널 너비를 설정해야합니다고갈 레이어두께보다 작거나 같아야합니다 따라서, 투과 전자 현미경 이미지에 도시 된 바와 같이, 핀 폭은 7 nm로 감소되었다

프로토 타입 GE 트랜지스터의 개념 다이어그램 및 단면
그림 1 : 프로토 타입 GE 트랜지바카라 추천 (왼쪽) 및 전송 전자 현미경 이미지의 개념적 다이어그램 (오른쪽)

12065_12335짧은 채널 트랜지바카라 추천임계 값 전압변동도 충분히 억제됩니다

프로토 타입 게이트 길이의 전송 특성 40 nm
그림 2 : 게이트 길이가 40 nm 인 프로토 타입 트랜지바카라 추천의 전송 특성 (배출 전류 전압 특성)
w는 핀 너비를 나타냅니다

한편, 이러한 좁은 핀 구조를 사용하면 소스 및 배수 부분의 전기 저항이 증가하여 전류 값을 충분히 얻을 수 없다는 문제가 발생합니다 이 문제를 피하기 위해 SI 프로세스에 사용됩니다Salicide와 동일한 과정에서 소스 배수를 니켈 (NI) 합금으로 변환함으로써 소스 배수 부분의 저항을 감소시킬 수 있습니다 결과는 그림에 나와 있습니다 3 게이트 길이가 단축되고 소스 및 배수 부분에서 저항 성분의 기여가 더 눈에 띄게되면서 합금이 만들어 지는지 여부에 따라 전류의 차이가 더 커집니다 게이트 길이가 80 nm 인 트랜지바카라 추천에서,이 공정은 전류 값을 거의 6 배 증가 시켰고, 다결정 트랜지바카라 추천의 경우 매우 높은 100 µa/µm가 1 V와 동등한 전원 공급 전압으로 얻어졌다 이는 동일한 게이트 길이의 단일 결정 Si-PMOSFET의 약 절반의 현재 구동력에 해당한다

전류가 NI 합금인지 여부에 따라 차이의 다이어그램
(a) (b)
그림 3 : 상류가 Ni 합금인지 여부에 따라 차이 게이트 길이 의존성 (A) 및 게이트 길이가 80 nm (b) 인 트랜지바카라 추천의 배출 전류-드레인 전압 특성 비교
빨간색 선에 합금이 있고 검은 선에 합금이 없으면
이번에 생성 된 다결정 GE의 이동성은 문헌에서보고 된 다결정 GE의 최대 값의 3 분의 1이므로 여전히 개선의 여지가 있습니다 향후, 개선 된 프로세스를 통해 이동성을 개선 할 수 있다면, 연한 결정자 트랜지바카라 추천를 저렴한 비용으로 인터레이어 필름의 결정질 Si 트랜지바카라 추천보다 동일하거나 높은 성능으로 다결정 GE 트랜지바카라 추천를 쌓을 수있을 것으로 예상됩니다

미래 계획

이번에는 P 형 트랜지바카라 추천의 작동을 확인하고 있었지만 향후 N 형 트랜지바카라 추천에 대한 프로세스를 설정하고 CMOS 회로를 작동하는 것을 목표로 할 것입니다 또한, 우리는 GE의 높은 이동성 특성을 활용하여 Crystal Si Transistors를 능가하는 성능을 달성하는 것을 목표로합니다


터미널 설명

◆ 3D 라미네이트 기술, TSV, 미생물
바카라 추천 회로는 일반적으로 평면에서 2 차원으로 배열됩니다 회로 스케일이 증가함에 따라 배선 연장, 배선 지연 문제 및 칩 영역과 같은 문제가 증가합니다 이를 피하기 위해 다중 바카라 추천 회로가 쌓이고 상단 및 하부 회로가 전기적으로 연결되어 3 차원으로 회로를 형성하는 기술이 전기적으로 연결됩니다
전기 연결을 만들려면 TSV (SI를 통해) 및 미생물이 사용됩니다 전자는 SI 기판을 통해 금속 전극이 형성되는 기술이며, 후자는 미세한 솔더와 전극 패드가 서로 반대하여 함께 눌려지는 기술입니다[참조로 돌아 가기]
◆ polycrystalline
많은 미세한 결정 입자로 구성된 개별 재료의 상태 결정의 입자 방향은 일반적으로 무작위이며 결정의 입자 사이에 입자 경계라는 계면이 있습니다[참조로 돌아 가기]
◆ 온/오프 비율
ON 전압에서 흐르는 전류의 비율과 트랜지스터의 OFF 전압에서 흐르는 전류 바카라 추천 회로에서 일반적으로 사용되는 MOS 트랜지스터는 고성능 버전의 경우 4 자리, 저전력 버전의 경우 5 ~ 6 자리, 저지방 전류 버전의 경우 7 ~ 8 자리가 있습니다[참조로 돌아 가기]
◆ 이동성
전기장이 반도체에 적용되면, 음으로 하전 된 전자 또는 양으로 하전 된 구멍 (전자 구멍) 이동 및 전류 흐름 전기장이 적용될 때 반도체에서 전자 및 구멍의 이동 용이성을 나타내는 값을 이동성이라고합니다 반도체 장치의 특성을 나타내는 색인으로 사용됩니다 이동성이 높을수록 전기 저항이 낮아지고 필요한 전류 값은 더 낮은 전압에서 얻을 수 있습니다[참조로 돌아 가기]
◆ Fin Type Transistor
정상 MOS 트랜지바카라 추천는 기판 표면을 따라 평면 전류 경로를 갖습니다 대조적으로, 기판이 처리되고 표면에 거의 수직 인 플레이트 형 전류 경로 (채널)를 갖는 트랜지바카라 추천를 3 차원 채널 주위에 형성된 게이트 전극을 핀 유형 트랜지바카라 추천라고한다[참조로 돌아 가기]
◆ 스퍼터링 필름 형성
박막 형성 방법 중 하나 재료가 증착되고 기질이 진공 챔버에 도입되고, 희귀 가스 또는 질소 가스의 이온이 필름 형성 물질에 대해 히트되고, 기판 표면에 증착되는 필름 형성 방법 반도체 제조 공정에서 일반적으로 사용됩니다[참조로 돌아 가기]
◆ LSI
미세 처리 기술을 사용하는 SI와 같은 반도체 기판에서 많은 수의 트랜지바카라 추천 및 기타 요소가 생성되는 회로[참조로 돌아 가기]
◆ 미니 화
개선 된 성능, 전력 소비 및 바카라 추천 회로의 낮은 비용을 신속하게 달성하는 방법으로 트랜지스터 크기를 비례 적으로 줄이는 방법 최근에, 최소 배선 치수는 20 nm로 감소되었습니다 그러나 단순히 소형화를 진행하면 누설 전류가 증가하므로 새로운 프로세스, 재료 및 트랜지스터 구조를 바카라 추천하여이를 발생하지 않도록하여 프로세스를 소형화해야합니다[참조로 돌아 가기]
◆ 공식 전류
트랜지스터가 OFF 상태에있을 때 소스와 배수 사이에 흐르는 전류 (오프 전압이 게이트에 적용될 때) 바카라 추천 회로의 전력 소비를 줄이려면 누출 전류도 줄어 져야합니다[참조로 돌아 가기]
◆ 배선 지연
바카라 추천 회로의 현상은 배선 및 배선 자체의 저항으로 인해 배선을 통해 전송 된 신호에서 지연이 발생합니다 소형화가 진행됨에 따라 배선 폭과 피치가 감소하고 배선 길이가 증가함에 따라 배선으로 인한 지연 시간이 증가하고 전체 CMOS 회로의 작동 속도가 제한되어 있습니다[참조로 돌아 가기]
◆ 현재 주행 전력
주어진 전압이 소스와 트랜지바카라 추천의 배수 사이에 적용될 때 전류 흐름의 양을 보여주는 색인 일반적으로 현재 값은 게이트 너비에 의해 정규화됩니다[참조로 돌아 가기]
◆ CMOS
P- 타입 및 N- 타입 금속 산화 반도체 필드 효과 트랜지바카라 추천의 조합으로 구성된 논리 회로ComplementaryMetalOxideSEmiconductorr[참조로 돌아 가기]
◆ MOSFET
산화물 필름을 통한 실리콘과 같은 반도체 기판 상에 게이트 전극이 형성되는 필드 효과 트랜지바카라 추천, 및 소스 및 배수 전극은 게이트 전극의 양쪽에 형성된다 소스는 입력 터미널에 해당하고 배수는 출력 단자에 해당하고 배수 전류는 게이트 전압에 의해 제어됩니다Metal-Oxide-SEmiconductorfieldeffecttRanistor[참조로 돌아 가기]
◆ 소스 및 배수
소스는 트랜지바카라 추천에 전류가 주입되는 전극입니다 배수는 전류가 수집되는 전극입니다[참조로 돌아 가기]
◆ PN Junction
전자를 상대방 (P-Type)으로 통과시키는 경향이 강한 재료와 상대방 (N- 타입)으로부터 전자를 수용하는 경향이 강한 재료 사이의 접합부[참조로 돌아 가기]
◆ 고갈 레이어
자유 전자와 구멍이 거의 존재하지 않는 지역[참조로 돌아 가기]
◆ 짧은 채널 트랜지바카라 추천
게이트 길이가 짧은 MOSFET (보통 1 µm 미만)[참조로 돌아 가기]
◆ 임계 값 전압
MOSFET의 게이트 전압이 오프 전압에서 증가하면 배수 전류가 특정 전압에서 갑자기 상승합니다 이 상승 전압을 임계 값 전압이라고합니다[참조로 돌아 가기]
◆ Salicide
전기 저항을 감소시키기 위해 금속 및 SI의 화합물 인 실용을 형성하는 자체 정렬 과정 SI 표면이 사일체가 형성되는 영역에만 노출되면, 금속은 웨이퍼의 전체 표면에 증착되며, 열처리에 의해 노출 된 SI 표면 만 금속과 반응하고 미지의 금속은 산에 의해 제거된다자기 정렬 된 Silicide (Salicide)[참조로 돌아 가기]


문의

연락처 양식