바카라 커뮤니티 [Nakabachi Ryoji 회장] (이하 "AIST")NanoElectronics Research Division[연구 부서 이사 Kanamaru Masatake] 공동 연구 그룹 Green Nanoelectronics Center [Collective Research Group 이사 Yokoyama Naoki] Usuda Koji 전문 집중 연구 전문가대규모 통합 회로 (LSI)3D 라미네이션 기술을 향해polycrystalline게르마늄 (GE) 트랜지온라인 바카라P 유형작동 및n 유형작동 및 다결정 GE-CMOS실현 가능한 것으로 보입니다
다결정 GE는 널리 사용되는 다결정 실리콘 (SI)보다 낮은 온도 (500 ℃ 미만)에서 형성 될 수있다 따라서, 통합 회로에서 열 손상을 일으키지 않고 CMOS 회로를 직접 쌓을 수 있으므로 3D LSI에 대한 유망한 원소 기술이 될 수 있습니다 또한, GE 및 전자홀이동성SI보다 높으므로 성능과 낮은 전압 작동을 증가시킬 것으로 예상됩니다 그러나, P 형 트랜지온라인 바카라의 작동이 실현되었지만, 현재까지 N- 타입 트랜지온라인 바카라의 작동에 대한보고는 없으며 CMOS 회로의 타당성은 알려져 있지 않았다 이번에는 처음으로 다결정 GE의 결정 품질을 개선했습니다MOSFET달성 될 수 있으며, 다결정 GE는 CMO로 변환 될 수 있습니다 또한, PMOSFETS는 단결정 SI-PMOSFET와 비슷한 기존 모델의 거의 3 배인 현재 주행 전력을 달성했습니다 이러한 결과는 3D LSI가 고성능 다결정 GE-CMO를 쌓아서 실현되며 LSI가 상당히 작고 기능적이며 전력 소비가 줄어든다는 것을 시사합니다
이 기술의 세부 사항은 2013 년 12 월 11 일부터 13 일까지 미국 메릴랜드에서 찾을 수 있습니다 (Eastern Time)Bethesda에서 개최됩니다국제 반도체 장치 연구 심포지엄에서 발표됩니다
 |
| 제조 된 다결정 GE 트랜지온라인 바카라의 단면 구조 및 PMOSFET 및 NMOSFETS의 특성 |
휴대용 정보 장치의 폭발성 스프레드와 IT 장치의 전력 소비 증가로 인해 전자 정보 장치의 전력 소비를 줄여야합니다 이를 위해서는 LSI를 구성하는 개별 트랜지온라인 바카라에 공급되는 전압 (전원 공급 전압)을 낮추는 것이 중요합니다 전통적으로 LSI의 고성능 및 저전력 소비는 트랜지온라인 바카라에 의해 달성되었습니다미니 화에 의해 가져 왔습니다 그러나 최근 몇 년 동안 새로운 공정 기술과 장비는 소형화의 부작용을 처리해야했습니다 이는 미니어처의 부작용을 처리해야합니다 이는 미니어처의 부작용, 유출 전류 증가, 배선으로 인한 저항 증가 및 트랜지온라인 바카라 자체의 성능의 고원으로 인해 기술적으로 경제적으로 소형화하기가 어렵습니다 반면, 여러 LSI가 쌓이는 3D 통합 회로에는 소형화 기술이 포함되지 않지만 칩 영역 감소, 기능 증가 및 배선 지연 감소와 같은 효과를 제공하여 전력 소비를 줄일 수 있습니다 현재, LSI 칩을 박막으로 별도로 제조 한 방법이 개발되었지만 문제는 비싸고 배선 밀도를 충분히 증가시킬 수 없다는 것입니다 따라서, 새로운 3D 스택 기술로서, 다층 CMOS 통합 회로의 지속적인 형성을 허용하는 라미네이트 CMOS 기술에 대한 수요가 있습니다
Green Nanoelectronics Center (GNC)는 2010 년 4 월 내각과 과학 홍보를 위해 캐비닛 사무소와 Japan Society가 운영하는 최첨단 연구 개발 지원 프로그램 (First)에서 채택한 프로젝트를 구현하기 위해 설립되었습니다 5 개 회사 (Fujitsu Corporation, Toshiba Corporation, Hitachi Corporation, Renesas Electronics Corporation 및 ULVAC Corporation)의 두 번째 연구원 및 AIST 연구원으로 구성됩니다 2011 년부터 GNC는 LSI의 저전압 작동을 목표로 높은 이동성 재료 인 GE를 사용하여 트랜지온라인 바카라를 연구하고 개발해 왔습니다 반면에, 다결정 GE가 저온에서 절연 필름에 형성 될 수 있다는 사실에 초점을 맞추고, 다결정 GE를 사용한 다층 CMO의 개발은 2012 년에 시작되었다
이번에는 다결정 GE-NMOSFET의 작동이 처음으로 성공했으며 이미 작동하는 것으로 확인 된 PMOSFET과 CMOS 회로를 형성 할 수 있음이 입증되었습니다 이 연구 결과는 First Project의 보조금, "녹색 나노 전자 공학을위한 핵심 기술 개발"(센터 연구원 : Yokoyama Naoki)을 통해 얻었습니다
트랜지온라인 바카라를 형성하는 다결정 GE 필름은 Si 기판에서 열적으로 산화 산화물 필름 (SIO2) 그리고 그 위에,스퍼터링 방법로 퇴적되었다 열처리에 의해 결정화되어 그것을 형성 하였다 이번에는플래시 램프 어닐링 (FLA) 방법를 사용하여 수행 되었기 때문에, 기존 가열 용광로에서의 장기 열처리와 비교하여 결정도가 개선되었다 또한,도 1에 도시 된 바와 같이, 수 μm의 장축을 갖는 큰 결정 입자가 형성되고 200cm는 200 cm이다2/vs의 매우 높은 구멍 이동성이 얻어졌다 또한, 기존 방법에서 다결정 GE 필름의 구멍 이동성은 50cm2/vs 또한, 종래의 방법에 의해 얻어진 곡물의 스핀들이 사용된다방위각11543_11649불순물 도핑는 아니지만 P- 타입 전도를 나타내고 구멍 농도가 1018CM-3기계였습니다 GE 결정에서 결정 결함은 구멍의 공급원으로서 작용하는 것으로 알려져있다 현재의 GE Polyrystalline 필름에서, 입자 경계와 같은 결정 결함은 구멍의 공급원이되고 p- 타입이라고 생각된다
 |
| 그림 1 : FLA 방법 (왼쪽)에 의해 생성 된 다결정 GE 박막의 평면 변속기 전자 현미경 이미지 전자 빔 후방 산란 회절 방법 (오른쪽)에 의해 얻은 결정 원칙 방향의 분포 맵 |
그림 2FIN 타입 트랜지온라인 바카라만들어졌습니다 NMOSFET의 경우, N- 타입 불순물 인 인을 이온-임플란트하고, 전류 입구 및 출구에 상응하는 전극을 갖는 접합 영역으로 이온-이식시킨 후, 활성화 열처리를 적용 하였다 한편, PMOSFET의 경우, p- 타입 형성에 대한 불순물이 도입되지 않았으며, 접합 영역에서 니켈 및 게르마늄 합금 (NIGE 합금)의 합금이 형성되었다 채널 부품은 P- 타입이므로 NMOSFET은반전 유형, pmosfet is고갈 유형의 행동입니다 FLA 처리 후 공정 온도는 최대 350 ° C이며, 이는 구리 배선을 포함하는 CMO를 기본으로 손상시키지 않는 공정 온도입니다
 |
| 그림 2 : 제조 된 핀 유형 트랜지온라인 바카라 (왼쪽) 및 단면 변속기 전자 현미경 이미지 (오른쪽)의 구조 개념 다이어그램 |
그림 3에서게이트 길이80 nm의 PMOSFET의 입력/출력 특성 (드레인 전류-드레인 전압 특성)을 보여줍니다 1V의 전원 공급 전압에서의 전류 값은 약 200 µa/µm이며, 이는 게이트 길이가 동등한 단일 크리스탈 Si-PMOSFET와 비슷합니다 이것은 현재의 다결정 GE 필름의 높은 구멍 이동성과 NIGE 합금을 사용한 낮은 저항 접점의 효과로 인한 것으로 생각된다 따라서, 절연 필름에서 쉽게 형성 될 수있는 다결정 트랜지온라인 바카라가 기존의 통합 회로에 사용 된 것과 동일한 성능을 갖는다는 것은 Si 기판에 형성된 트랜지온라인 바카라의 설계가 거의 같은 크기로 이식 될 수 있으며 주요 설계 변화없이 쌓을 수 있음을 의미한다
 |
| 그림 3 다결정 GE-PMOSFETS의 입력/출력 특성 (드레인 전류-드레인 전압 특성) |
그림 4는 PMOSFET 및 NMOSFET 제작의 전송 특성 (배출 전류-게이트 전압 특성)을 보여줍니다 두 게이트 길이는 80nm 이하로 짧지 만, 극성을 갖는 두 트랜지온라인 바카라는 게이트 전압에 따라 배수 전류를 켜고 끄는 것을 전환 할 수 있었고 정상적으로 작동하고있었습니다 특히, 이는 다결정 GE-NMOSFET가 작동하는 것으로보고 된 것은 이번이 처음이다 바이폴라 작동이 확인되었으며, 이는 다결정 GE 트랜지온라인 바카라로 만들어진 CMOS 회로가 구성 가능하다는 것을 나타냅니다
 |
| 그림 4 : 다결정 GE-PMOSFETS 및 NMOSFETS의 전달 특성 (드레인 전류 게이트 전압 특성) |
앞으로, 우리는 단열 필름에 다결정 GE PMOSFET 및 NMOSFET을 결합한 CMOS 회로를 형성하여 회로 작동을 입증하는 것을 목표로합니다 또한 GE의 높은 이동성을 활용함으로써 우리는 단결정 SI-CMOS 회로를 능가하는 성능을 달성하는 것을 목표로합니다