바카라 커뮤니티 [Nakabachi Ryoji 회장] (이하 "AIST")NanoElectronics Research Division[연구 부서 책임자 Yasuda Tetsuji] Mori Takahiro, 새로운 재료 및 기능적 통합 그룹의 연구원은 실리콘입니다터널 필드 효과 바카라 규칙 (터널 FET)8364_8420
터널 피트는 약 02 ~ 03V의 저전압으로 구동되는 바카라 규칙이며 초 전력 통합 회로에 적용될 것으로 예상됩니다 하지만,터널 저항크다 고속 작동에 필요한 드라이브 전류를 얻기가 어려웠다 전통적인 실리콘 터널 피트는 현재 통합 회로에서 사용됩니다필드 효과 바카라 규칙 (MOSFET)와 비교하여 드라이브 전류의 약 1/1000 만 얻을 수 있습니다 이번에 개발 된 기술로터널 확률를 증가시킴으로써 실리콘 터널 FET의 구동 전류가 10 배 이상 증가했습니다 이는 운영 속도를 향상시킬 것으로 예상되며 비용 및 대량 생산이 우수한 실리콘 터널 피트의 실제 적용에 기여하는 것으로 생각됩니다
이 기술에 대한 자세한 내용은 2014 년 6 월 10 일부터 12 일까지 (현지 시간) 미국 하와이에서 개최 될 국제 회의 "2014VLSI 기술 심포지엄"에 발표됩니다
 |
이번에 개발 된 실리콘 터널 FET의 단면 전송 전자 현미경 이미지 (왼쪽)와 현재 기술의 개념 다이어그램 (오른쪽) |
많은 사람들이 스마트 폰 및 태블릿과 같은 장치를 가지고있는 시대에 정보 처리량이 크게 증가하고 있습니다 따라서 IT 장비에 의한 전력 소비는 계속 증가하고 있으며 에너지 소비가 낮은 사회를 실현하기 위해서는 IT 장비를 매우 낮은 전력 소비로 만드는 것이 중요합니다 또한 안전하고 안전한 사회를 실현하기 위해센서 네트워크그리고복구 에너지원합니다
낮은 전력 소비를 위해대규모 통합 회로 (LSI)를 구성하는 개별 바카라 규칙의 구동 전압을 줄이는 기술입니다 지금까지 MOSFET은 LSIS에 사용되었으며 전원 공급 전압이 점차 감소했지만 최근에는 약 08V로 고원을 시작했습니다이 상황을 극복하기 위해 터널 피트는 MOSFET로 변형 될 수있는 새로운 바카라 규칙로 주목을 받고 있으며 02 ~ 03 V
2014 년 3 월 말까지 바카라 규칙 Nanoelectronics Research Division에 위치한 공동 연구 기관인 Green Nanoelectronics Center (GNC)는 Tunnel Fets (Aisotech Press 발표 2013 년 6 월 10 일)
이번에는 드라이브 전류로 인해 작동 속도 둔화 문제를 해결하기 위해 터널 접합부에서 작업 할 것입니다isoelectronic 불순물로 중간 수준을 도입하는 새로운 기술을 제안했습니다 운전 전류를 늘리고 그것을 보여 주려고 시도했습니다
이 연구 및 개발은 GNC에서 과학 협의회 (2010 년부터 2013 년까지)가 설계 한 독립적 인 행정 기관인 일본의 최첨단 연구 개발 지원 프로그램 (1 일) 과학 홍보 협회의 보조금으로 수행되었습니다
터널 FET의 드라이브 전류가 작은 이유는 터널 저항이 크기 때문입니다 이것은 대역 인터 터널 현상 때문입니다운동량 보존법로 제한되기 때문에 터널 확률이 낮기 때문입니다 이번에는 이소 전자 불순물이 터널 장벽에 도입되어 중간 수준을 형성하고 전자는 중간 수준을 통해 터널링하여 운동량 보존의 제한을 완화시켜 터널링 확률을 증가시켰다 (도 1)
 |
그림 1 중간 수준이 있는지 여부에 따라 터널 현상의 차이 |
그림 2는 새로운 기술을 사용하여 터널 장벽과 일반 실리콘 터널 FET를 사용하여 중간 수준을 갖는 실리콘 터널 FET의 전류-전압 특성을 보여줍니다 중간 레벨을 형성함으로써, 기존 실리콘 터널 FET보다 10 배 이상의 구동 전류가 얻어졌다 바카라 규칙의 작동 속도는 운전 전류의 양에 비례하기 때문에 작동 속도가 10 배 이상 향상 될 것으로 예상됩니다
 |
그림 2 실리콘 터널 피트 및 새로운 기술을 사용하여 중간 레벨을 갖는 일반 실리콘 터널 피트의 전류-전압 특성 |
터널 FET는OFF Current대기 전원이 작다는 장점이 있습니다 그러나 이번에 개발 된 기술이 전류를 증가시키고 대기 전력을 증가시킬 수 있다는 우려가 있습니다 그림 3은 이번에 개발 된 실리콘 터널 FET의 대기 전류 특성과 일반 실리콘 터널 FET를 보여줍니다 전류가 크게 증가한 것은 관찰되지 않았으며 대기 전력의 증가에 대한 우려가 없다는 것이 밝혀졌습니다
 |
그림 3 실리콘 터널 피트 및 새로운 기술을 사용하여 형성된 중간 레벨을 갖춘 일반 실리콘 터널 피트의 대기 전류 특성 |
실리콘은 더 간단한 장치입니다다이오드에 적용되었습니다 리버스 전압이 실리콘 다이오드에 적용되면 터널 전류가 흐르지 만 이번에 개발 된 기술이 적용되면 실리콘 다이오드를 통해 흐르는 터널 전류는 735 배입니다 실리콘 터널 FET에서 구동 전류가 10 배 이상 증가했지만, 실질적으로 사용하기 위해서는 구동 전류를 100 ~ 1000 배 증가시켜야합니다 실리콘 다이오드에서 터널 전류가 증가함에 따라 실리콘 터널 피트에서도 동일한 수준으로의 전류 증가가 가능할 가능성이 있다고 생각됩니다
 |
그림 4 실리콘 다이오드의 온도 특성 비교 |
실리콘 터널 FET의 구동 전류를 더욱 향상시키는 것을 목표로합니다 동시에이 기술을 사용했습니다CMOS회로 프로토 타입을 목표로하고 회로 작동을 시연합니다