바카라 커뮤니티 [Nakabachi Ryoji 회장] (이하 "AIST")NanoElectronics Research Division[리서치 부서장 Yasuda Tetsuji] Maeda Tatsuro, 새로운 자료 및 기능 통합 그룹의 최고 연구원은 다음과 같습니다대규모 통합 회로 (LSI)n 유형MOSFET(NMOSFET) 및 실리콘 게르마늄 (SIGE)P 유형MOSFETS (PMOSFETS)로 구성된 3 차원 적층CMOS링 발진기프로토 타입 회로가 생성되고 회로가 성공적으로 작동되었습니다
게시 실리콘 재료로 알려진 Ingaas and Sige는 기존 LSI에 바카라 사이트되는 실리콘 (SI)보다 낮은 전압에서 더 많은 전류를 통과 할 수 있습니다 따라서, 이들 실리콘 후 재료는 결합된다듀얼 채널 CMOS회로는 고속 성능을 유지하면서 전력 소비를 크게 줄일 것으로 예상 될 수 있습니다 이번에는 Ingaas-Nmosfets와 Sige-Pmosfets 모두 고속 및 전력 절약이 매우 효율적인 절연 필름으로 덮여 있습니다미세 와이어 채널 구조를 바카라 사이트하여 공간 절약 CMOS 링 발진기 회로를 3D 통합 기술을 바카라 사이트하여 3 차원 통합 기술을 바카라 사이트하여 제작했습니다 이 회로는 저전압 작동 (037V의 전원 공급 전압)을 보여 주었다 이 결과로, 차세대 초 저전력 소비 LSI는 저탄소 사회를 실현하기 위해 실현 될 것으로 예상됩니다
이 결과는 2014 년 6 월 10 일부터 12 일까지 (현지 시간) 미국 하와이 호놀룰루에서 개최 될 2014 VLSI 기술 심포지엄에서 발표 될 것입니다
 |
| Ingaas-Nmosfet/Sige-PMOSFET 단면 전자 현미경 3D 라미네이트 CMOS |
9851_10097FIN구조와 같은 3 차원 트랜지스터 구조를 바카라 사이트하는 CMOS 회로의 연구 및 개발 | 얇은 와이어 구조가 더욱 활성화되고 있습니다
AIST의 Nanoelectronics Research Division은 Green Nanoelectronics Center의 새로운 자료 및 새로운 구조 CMOS 개발 그룹의 연구 파트너 인 연구 파트너 인 Tezuka Tsutomu 및 Green Nanoelectronics Center 및 Irisawa Toshifumi (현재 Toshiba Co, Ltd)에 대한 연구원과 연구원 인 Irisawa Toshifumi와 협력하여 일하고 있습니다 더 낮은 전력 소비와 LSI의 높은 성능을 달성합니다 이번에는 정교한 트랜지스터 구조를 증가시켜 회로의 성능을 더욱 향상시키는 것을 목표로했습니다
이 연구 개발은 과학 협의회 (2010 년부터 2013 년까지)에 의해 제도적으로 설계된 과학 고급 연구 개발 지원 프로그램 홍보를위한 일본 협회의 보조금으로 수행되었습니다
그림 1은 ingaas와 sige를 바카라 사이트하여 3D 라미네이트 CMO의 개략도 및 단면도를 보여줍니다 상단 단계의 Ingaas-Nmosfets와 하단 단계의 Sige-Pmosfets는 모두 약 30 nm의 얇은 와이어 채널 MOSFET이며, 절연 필름에 형성됩니다 정확한 3 차원 스태킹을 통해 상단 및 하단 MOSFET을 약 10 nm의 정확도와 정렬 할 수 있으며 회로 영역이 줄어들고 근접 배선으로 성능이 향상 될 것으로 예상됩니다 Sige Thin Wire Channel은산화 및 농도 방법10929_11159
 |
| 그림 1 ingaas 및 sige (a)를 바카라 사이트하여 3D 라미네이트 CMO의 개략도와 프로토 타입 장치의 단면보기 (b) |
그림 2는 Ingaas 및 Sige를 바카라 사이트하여 제작 된 CMO를 보여줍니다인버터기존의 GE 기판을 바카라 사이트하여 평면 Ingaas/GE-CMOS 인버터의 전송 특성을 보여줍니다 절연 필름의 얇은 와이어 채널 구조는 개별 MOSFET의 소스와 배수 사이의 오프 누출 전류를 억제하여 가파른 전송 특성을 초래하여 저전압에서도 정상 회로 작동을 허용합니다
그림 3은 Ingaas-Nmosfets 및 Sige-Pmosfet의 차단 특성 및 백 게이트 전압 의존성을 보여줍니다 얇은 와이어 채널 유형이기 때문에 두 MOSFET은 3 배 이상의 배수 전류의 ON/OFF 비율을 가지므로 전력 소비가 줄어 듭니다 또한 각 트랜지스터에 형성된 백 게이트 전압을 변경하여임계 값 전압제어 할 수 있습니다 백 게이트 전압에 의해 각 MOSFET의 임계 값 전압을 독립적으로 제어하는 기능은 전체 회로의 전력 소비를 낮추는 데 기여합니다
 |
| 그림 2 Ingaas 및 Sige를 바카라 사이트한 3D 라미네이트 CMOS 인버터의 전송 특성 |
 |
| 그림 3 Ingaas 및 Sige를 바카라 사이트하여 3D 스택 CMO의 컷오프 특성 및 백 게이트 전압 의존성 |
이번에 개발 된 Ingaas 및 Sige를 바카라 사이트하는 3D 다층 CMOS 인버터를 바카라 사이트하여 일반적인 동적 디지털 회로 인 CMOS 링 발진기를 만들었습니다 무화과 도 4는 21 단계 CMOS 링 발진기의 출력 특성과 링 모양으로 연결된 5 단계 링 발진기의 미세한 이미지를 보여준다 링 발진기 작동은 037V의 저전압에서 확인되었다 (도 4A) 이것은 인버터 전송 특성이 좋고 요소들 사이의 특성이 균일하다는 사실 때문입니다 또한 -20V의 백 게이트 전압을 적용하면 진동 주파수가 증가한다는 것이 확인되었다 (도 4B)
백 게이트 전압을 적용하여 CMOS 성능 및 전력 소비의 변조는 전력 소비 제어에 유용하며, 이번에 개발 된 3D 다층 CMOS 회로는 초 전력 소비를 달성하는 이중 채널 CMOS 구조로 유망합니다
 |
| 그림 4 INGAAS 및 SIGE를 바카라 사이트하여 3D 라미네이트 CMO를 바카라 사이트하여 생성 된 링 발진기의 출력 특성 및 미세한 이미지 |
LSI의 고성능 및 낮은 전력 소비를 더욱 향상시키기 위해 실리콘 후 재료를 바카라 사이트하여 3D 라미네이트 CMO를 계속 개발할 것입니다 또한, 인터 로킹 기술을 적용함으로써, 우리는 이전에 실리콘과 관련이 있었던 가벼운 방출 및 광 수용체 장치와 3 차원 통합을 통합 한 다기능 통합 장치를 개발하는 것을 목표로하고 있으며, 1 칩 LSI 및시 실리콘 이후 장치를 바카라 사이트하는 것을 목표로합니다