클럭을 조정하여 고속 바카라 사이트 추천의 전력 소비를 성공적으로 줄입니다

　반도체 Mirai Project8409_8527유전자 알고리즘를 기반으로 클럭 조정 방법을 개발함으로써 Gigahertz 위의 고속 작동 바카라 사이트 추천에서 작동 클록 주파수를 개선하고 전력 소비를 절반으로 향상시키는 데 성공했습니다

일반적으로, 고속 바카라 사이트 추천가 Gigahertz를 초과하고, 클럭 스케인 (클럭 신호 전파 시간의 차이)은 설계에 맞게 설계된 사양으로 작동 할 수있는 바카라 사이트 추천의 비율 (작동 수율)을 감소시켜 가격이 상승합니다 고속 클록 작동으로 인한 전력 소비의 규모도 우려되었습니다

이 배경에서,이 방법은 바카라 사이트 추천 (1GHz ALU 및 1GHz 승수를 포함한 메모리 테스트 패턴 생성기를 구현하는 두 가지 유형의 회로를 구현함으로써 전력 소비를 54% 감소 시켰으며, 대상 설계 값보다 높은 시계 주파수 (최대 25% 개선) 및 표준 12V까지의 전원 공급 볼트를 낮추어 전원 공급 볼트를 낮추어 전원 소비를 54% 감소시켰다 전원 공급 장치 전압의 감소로 인해 올바른 타이밍에서 작동 할 수없는 바카라 사이트 추천에도 클록 조정이 효과적으로 작동하는 것으로 나타났습니다

또한이 방법을 기반으로 회로를 설계함으로써 타이밍 설계가 쉬워지고 결과적으로 설계 노력은 이전 모델 (고속 메모리ddr-sdram| 컨트롤러의 설계 프로세스에 대한 평가

앞으로이 시계 조정 방법의 실제 적용을 더욱 촉진하기 위해, 우리는 수백 개의 메가 하르츠의 모바일 컴퓨터의 전력 소비를 줄이기위한 3 기가 헤르츠 작동을 목표로 실용적인 바카라 사이트 추천 칩을 개발할 계획입니다

이 연구에 대한 자세한 내용은 2003 년 6 월 12 일부터 14 일까지 교토 (RHGA Royal Hotel Kyoto)에서 개최됩니다 "2003 V바카라 사이트 추천 회로 심포지엄"에 게시 됨 |"이 연구와 관련된 몇 가지 특허는 현재 보류 중입니다

LSI가 더욱 소형화되고 통합되면서 클럭 스카우의 문제가 점점 더 심각 해지고 있습니다 그러나 이에 대한 과감한 솔루션은 제공되지 않습니다 반면에 LSI에 대한 조정의 접근 방식은 전통적으로 추가적인 조치였으며 의도적으로 도입되지 않았습니다 그러나 LSI의 소형화로 인해 수율 문제가 더 심각해지면서 과거와 같이 설계 단계에서 성능을 추진하는 한계를 요구하기 시작했습니다 (바카라 사이트 추천 1)

바카라 사이트 추천 1이 연구의 배경 및 위치

 

Semiconductor Mirai Project에서 회로 시스템 기술의 개발을 수행하고있는 AIST의 차세대 반도체 연구 센터의 Circuit System 기술 그룹은 LSI 제조 후 조정을 강조하는 회로 설계 및 조정 방법으로 제조 후 조정을 옹호했습니다 바카라 사이트 추천과 같이 2, 제조 후 조정은 조정 회로를 사용한 회로 구성과 유전자 알고리즘을 사용한 고속 조정 소프트웨어의 두 가지 유형으로 구성된 매우 다양한 기술입니다

바카라 사이트 추천 2 :이 연구에 대한 접근

 

○ 시계 꼬치로 인해 고속 디지털 바카라 사이트 추천 운영 수익률이 낮아지고 가격이 상승합니다

클럭은 디지털 LSI의 내부 작동을 제어하기위한 동기화 신호이며, 예를 들어 LSI의 여러 부분에서 데이터를 캡처하기 위해 특정 기간에 생성 된 펄스 신호를 사용합니다 무화과 3은 시계를 사용하여 디지털 LSI의 작동의 예를 보여줍니다 바카라 사이트 추천에서 3 (1), "+1"은 입력 데이터를 1만큼 증가시키는 회로를 나타냅니다이 회로는 레지스터가 중재 된 순서로 연결되고 클록이 입력 될 때마다 데이터가 하나씩 추가되고 LSI 내부에서 전송됩니다 입력 데이터는 시계가 입력 될 때마다 하나씩 추가되며 LSI 내부에서 전송됩니다 예를 들어, 데이터 "5"가 첫 번째 단계 (바카라 사이트 추천 3 (1)의 (1) -a)에서 레지스터에 입력되면, 다음 시계에는 두 번째 단계 레지스터 ((1) -B)에 데이터 "6"가 포함되며, 세 번째 단계에는 데이터 "7"및 출력 "7"((1) -C)가 포함됩니다

최근 LSI의 소형화 및 높은 통합으로 인해 배선 상황에 따라 LSI의 각 부분으로 전송되어야하는 클록 신호가 발생하지 않는 경우가 많았습니다 원래 클럭 타이밍과의 편차를 클럭 스카우라고합니다 예를 들어, 바카라 사이트 추천 3 (2)는 레지스터 2에 대한 클록 신호가 (바카라 사이트 추천 3 (2)의 2) -B)보다 일찍 도착하기 때문에 올바른 값이 레지스터에 취해지지 않는 예를 보여준다

클럭 속도와 트랜지스터가 더욱 소형화되면서 이러한 클럭 스케인의 효과가 더욱 두드러 지지만 지금까지 근본적인 솔루션은 제공되지 않았습니다

○ 유전자 알고리즘을 사용한 제안 된 클록 조정 방법

이 시계 비뚤어진 문제를 제어하기위한 접근 방식을 통해 우리는 세 가지 장점, 즉 더 낮은 전력 소비, 개선 된 시계 주파수 및 설계 노력 감소를 달성했습니다

바카라 사이트 추천 3 (3) 은이 방법의 기본 아이디어를 설명합니다 바카라 사이트 추천에서 3 (2)에서, 위의 예는 시계 도착이 너무 일찍 도착하여 오작동을 나타내지 만, 상태 (3) -a 및 (3) -B는 바카라 사이트 추천에서 3 (3)은 오작동 부분의 클럭 신호 라인에 삽입됩니다 이는이 프로그래밍 가능한 지연 요소의 값을 최적 값으로 설정함으로써 6의 올바른 계산 결과를 레지스터로 가져올 수 있음을 나타냅니다 이러한 조정 중 다수가 전체 LSI에 나타나기 때문에 더 이상 수동으로 발견하고 조정할 수 없습니다 따라서 유전자 알고리즘을 사용한 클록 조정 방법이 고안되었습니다

유전자 알고리즘은 바카라 사이트 추천 4와 같이 많은 매개 변수의 최적 값을 빠르게 결정할 수있는 인공 지능 검색 알고리즘입니다이 클록 조정의 매개 변수는 많은 프로그래밍 가능한 지연 요소 각각에 대한 지연 값입니다

바카라 사이트 추천 3 클럭, 시계 꼬치, 시계 조정

바카라 사이트 추천 4 : 유전자 알고리즘 정보

○ 프로그래밍 가능한 지연 요소는 설계 단계에서 타이밍 마진이 거의없는 상태에서 회로 부품에 삽입되며 바카라 사이트 추천가 제조 된 후에는 프로그래밍 가능한 지연 요소가 테스터를 사용하여 각 칩에 대해 조정됩니다

바카라 사이트 추천 5는이 클럭 조정 방법이 LSI의 전반적인 개발에 어떻게 배치되는지 보여줍니다 설계 단계에서 타이밍 허용량이 거의 없다는 것이 알려진 경우, LSI는 해당 부분에 프로그래밍 가능한 지연 요소를 삽입 한 후 제조됩니다 (바카라 사이트 추천 5의 설계) (2 바카라 사이트 추천 5의 제조) 제조 후, 각 LSI의 최적 지연 값은 유전자 알고리즘 (바카라 사이트 추천 5의 "3 조정")을 사용하여 조정 소프트웨어를 장착 한 테스터를 사용하여 결정되며 지연 값은 선적을 위해 LSI에 기록됩니다 (바카라 사이트 추천 5의 "4 배송")

전통적인 바카라 사이트 추천 개발에서 조정은 일반적으로 최소로 유지되지만이 방법은 바카라 사이트 추천 생산 후 조정에 중점을 두 므로이 회로 설계 및 조정 방법을 제자리 조정 후 기술이라고합니다

프로그래밍 가능한 지연 요소가 삽입되는 부분에서 다양한 계층 구조를 고려할 수 있습니다 첫 번째는 때로는 클록 도메인이라고하는 프로그래밍 가능한 지연 요소로, 다소 큰 회로 블록 사이의 클럭 스케인을 제거합니다 두 번째는 프로그램 가능한 지연 요소가 타이밍이 작은 위치에 각 도메인에 배치되는 경우입니다

이러한 방식으로, 필요에 따라 프로그래밍 가능한 지연 요소를 바카라 사이트 추천의 각 계층에 삽입 할 수 있으며, 총 수는 유전자 알고리즘으로 충분히 유전자 알고리즘으로 처리 될 수 있으며 각 바카라 사이트 추천의 최적 지연 값은 약 1 초의 조정 시간 내에 설정할 수 있습니다

바카라 사이트 추천 5 제조 후 조정 (제조 후 조정)

○ 시계 조정으로 인해 전원 공급 장치 전압이 낮은 바카라 사이트 추천에서도 작동 할 수 있습니다

바카라 사이트 추천 6 (1)은 시계를 조정하여 전원 공급 장치 전압을 감소시킬 수있는 메커니즘을 보여줍니다 LSI의 전원 공급 장치 전압이 감소하면 트랜지스터의 주행 능력이 감소하고 회로 블록의 작동 속도도 감소하여 클럭에 의해 데이터 수집시기에 맞지 않는 많은 영역이 생성됩니다 회로 블록은도 1에서 밝은 파란색으로 도시된다 6 (1)은 이러한 느린 회로 블록의 예입니다 따라서,이 회로 블록의 출력을 캡처하고 적절한 지연 값을 제공하는 클록 신호 라인에 프로그래밍 가능한 지연 요소를 삽입함으로써 전원 공급 장치 전압이 줄어든 경우에도 정상 로직 작동을 달성 할 수 있습니다 이 개발에서, 전원 공급 전압은 표준 전압에서 12V에서 08V에서 08V로 감소되었지만,이 상태의 클록을 조정함으로써 모든 LSI에서 정상 작동이 재현되었다전력 소비는 전원 공급 장치 전압의 제곱에 비례합니다전원 공급 장치 전압이 3 분의 2가되면 전력 소비가 54%감소합니다

○ 클록 조정은 클록 작동 주파수를 최대 25%까지 향상시킵니다

제조 공정의 변화는 각 회로 블록의 작동 속도가 불일치를 초래하지만 시계 조정에서 이러한 불일치를 적극적으로 활용함으로써 최대 작동 클록 주파수를 증가시킬 수 있습니다 이 개발은 절반으로 인해 전력 소비를 줄이고 클록 주파수의 증가를 최대 25%까지 달성했습니다 이 메커니즘은 바카라 사이트 추천을 참조하여 설명 될 것이다 6 (2)

바카라 사이트 추천 6 (2)의 상단에서, 60 개의 피코주기에서 작동하도록 설계 및 제조 된 LSIS에서 실행이 표시되지만, 제조 변동으로 인해 원래 디자인보다 빠르게 움직이는 40 개의 피코 초 및 50 개의 피코 초 회로 블록이 포함되어 있음을 알 수 있습니다 이러한 속도 변화는 LSI가 미래에 더욱 소형화 될 때 발생하며,이를 반대로 사용함으로써 클록 주파수를 개선 할 수 있습니다 즉, 중앙 회로 블록은 60 피코 초로 만 움직일 수 있지만 후속 회로 블록은 40 피코 초에서 작동합니다 따라서, 프로그래밍 가능한 지연 요소를 삽입하고 의도적으로 10 피코 초의 지연을 삽입함으로써 타이밍은이 두 회로 블록 사이에서 빌려서 빌려 50 피코 초 사이클에서 실행할 수 있습니다 다시 말해, 시계 주파수는 60 피시코존주기에서 50 피시코 초 사이클로 증가 하여이 예에서 20% 개선되었지만 실제 실험에서는 25% 개선을 달성했습니다

바카라 사이트 추천 7 은이 기술의 기본 측정 결과를 보여줍니다 두 가지 유형의 중간 크기 회로 (메모리 테스트 패턴 생성 회로 및 승수)의 작동 수율은 시계 조정 전후에 최대 15% ~ 90%까지 개선 된 것으로 나타났습니다 또한 작동 칩의 분포가 고속쪽으로 이동된다는 것을 이해할 수 있습니다

바카라 사이트 추천 6 : 시계 조정 및 더 빠른 시계 주파수로 인한 더 낮은 전원 공급 장치 전압

바카라 사이트 추천 7 사후 제조 후 클럭 조정 효과

○ 프로토 타이핑에 의해 두 가지 유형의 1GHz 디지털 회로의 증거가 생성되었습니다 설계 실험을 통한 검증도 달성됩니다

이 연구 개발에서 우리는 먼저 프로그래밍 가능한 지연 요소를위한 바카라 사이트 추천 회로를 만들었습니다 이 프로그래밍 가능한 지연 요소는 30 개의 피코 초의 클럭 스케인을 조정할 수 있습니다 30 피코 초는 1GHz 시계 주파수에서 3% 오차에 해당하는 값입니다 이를 사용하여 두 가지 유형의 1GHz 디지털 회로 (메모리 테스트 패턴 생성기 및 1GHz ALU를 포함하는 1GHz 승수)를 생성하고 클록 조정 실험을 수행했습니다 이미 언급했듯이 결과는 모든 칩에서 최대 25% 및 08V 작동 (저전력 소비량 54%)의 클록 주파수 개선을 달성했습니다

또한, 고속 메모리 DDR-SDRAM을위한 컨트롤러의 설계 프로세스가 평가되었고, 시계 조정 방법이 적용되었다는 가정에 따라 회로 설계가 수행되었으며, 표 1에 도시 된 바와 같이, 기존의 방법과 비교하여 인공 시간을 줄이고 20%감소 할 수 있음을 입증했다

표 1 : 시계 조정 및 가정 설계를 통한 디자인의 남자 시간 감소

디자인 단계 전통적인 방법 [Human Day] 이 방법 [개인 날짜] 기능 설계 12.0 1.5 로직 디자인 30.0 30.0 플로어 계획 7.0 2.0 확인 (1) 5.0 5.0 레이아웃 7.0 1.5 확인 (2) 6.0 4.0 도서관 디자인 42.0 42.0 Total 109.0 86.0

DDR-SDRAM 인터페이스의 설계 실험은 설계 노력 감소 20%

이 시계 조정 방법의 실제 적용을 더욱 발전시키기 위해, 우리는 3 Gigahertz에서 작동하기 위해 실용적인 바카라 사이트 추천 칩을 개발하고 수백 개의 메가 하르츠의 모바일 컴퓨터에서 전력 소비를 줄이기위한 실험을 계획합니다

◆ Mirai Project

2001 년부터 2007 년까지의 7 년간의 프로젝트 인 NEDO (New Energy and Industrial Technology Development Organiz)는 일본의 반도체 산업 및 "차세대 기자와 프로세스 기기의 경쟁력을 강화하는 데 필요한 차세대 반도체 재료 및 프로세스 기초 기술의 개발을 촉진하도록 의뢰했습니다
AIST 차세대 반도체 연구 센터 (고급 반도체 연구 센터: ASRC) 및 고급 전자 기술 개발 연구소 (슈퍼 어드먼트 전자 기술 협회: ASET)는 산업-아카데미아 정부 협력을 통해 연구 개발을 수행하기 위해 계약되었습니다 국내 및 해외에서 24 개의 참여 회사와 대학의 20 개의 실험실이 있습니다[참조로 돌아 가기]

◆ 유전자 알고리즘

매우 강력하고 효율적인 검색 알고리즘 방대한 검색 공간에서 최적의 솔루션을 검색 할 때 문제에 대한 사전 지식없이 효율적인 검색을 수행하기가 어렵지만 유전자 알고리즘을 사용하면 사전 지식없이 최적의 상태를 효율적으로 검색 할 수 있습니다 열쇠는 검색에서 이진 비트 스트링 형태로 솔루션 후보를 표현하는 것이며, 여러 후보자가 준비됩니다 이들 후보는 선택, 크로스 오버 및 돌연변이와 같은 유전자 및 알고리즘으로 간주되므로 더 나은 솔루션이 점차 발견 될 것이다 이것은 방정식 등을 사용하여 분석 솔루션을 찾기 어려운 문제에 대한 특히 효과적인 검색 방법입니다[참조로 돌아 가기]

◆ ddr-sdram

개인용 컴퓨터 등의 주요 메모리로 사용되는 대용량 메모리 (DRAM)는 현재 SDRAM (동기 DRAM)이라는 주류 유형으로 메모리 데이터 액세스를 클록 신호와 동기화합니다 그 중에서 DDR-SDRAM (Double Data Rate-Sdram)은 고속 액세스에 인기가 있습니다 DDR-SDRAM은 클록 신호의 두 모서리와 동기화하여 데이터를 전송하여 기존 SDRAM의 두 배로 전송 속도를 초래하고, 유동 전압 측면에서 DDR-SDRAM은 25V이며 이는 저전력 소비를 의미합니다[참조로 돌아 가기]

◆ 전력 소비는 전원 공급 장치 전압의 제곱에 비례합니다

도쿄 대학의 사쿠라이 교수에 따르면 CMOS 칩 전력 소비Pisp =α ・f ・ vdd²+β ・ vdd로 근사화 할 수 있습니다 여기,f작동 시계 주파수,vdd전원 공급 전압, α 및 β는 각 회로에 대해 결정된 특정 상수입니다 이 방정식에 따르면, 작동 시계 주파수가 높은 영역에서vdd지배적이며 전력 소비는 전원 공급 장치 전압의 제곱에 대략 비례합니다[참조로 돌아 가기]