바카라 커뮤니티 [Nakabachi Ryoji의 회장] (이하 "AIST"라고 불림) Spintronics Research Center [Research Center 이사 Yuasa Shinji] Metal Spintronics 팀 Yakushiji Kei, 리서치 팀 책임자,통합 Microsystems Research Center[리서치 센터 디렉터 히로시마 히로시] 타카기 Hideki, 웨이퍼 레벨 구현 연구 팀, Kurashima Yuichi, 최고 연구원,NanoElectronics Research Division[리서치 부서장 Yasuda Tetsuji] 3D 통합 시스템 그룹의 Kikuchi Katsuya, Watanabe Naoya 최고 연구원 인 Kikuchi Katsuya는 Iffact의 프로그램 관리자 인 Sahashi Masaji의 연구 프로그램의 일부로 일할 것입니다비 휘발성 메모리자기 랜덤 액세스 메모리 (바카라 사이트)3D 라미네이트개발 된 프로세스 기술
바카라 사이트은Peror-Magnetized TMR 요소를 기반으로 한 레코드 비트 그리고 비트 선택에 사용반도체 트랜지스터 (CMOS), 금속 배선 (일반적으로 다결정 구리 배선)으로 구성된 8992_9159 |, 수직으로 자화 화 된 TMR 요소 박막 (TMR 박막)은 일반적으로 CMOS가 형성된 후 금속 배선에 직접 형성된다 (순차적 스택) 바카라 사이트의 용량을 증가시키기 위해, 원자 수준의 비 불균형 및 불균일으로 인해 TMR 박막의 변화를 억제하고 재료를 선택하는 것이 중요하지만, 다결정 구리 배선 및 재료 선택에 대한 TMR 박막의 형성에는 한계가 있습니다
이번에는 CMOS- 형성 웨이퍼 (이번에는 구리 전극 형성 웨이퍼로 교체 할 것임)와 TMR 박막 웨이퍼가 별도로 형성된 다음 눌려지고 결합 된 3D 적층 공정 기술을 사용하여 TMR 장치를 성공적으로 제작했습니다 이 기술은 별도의 웨이퍼를 형성하여 박막의 매우 작은 변화와 고성능 재료를위한 광범위한 옵션을 만들 수있게 해주었습니다단결정 재료를 사용한다는 전망이있었습니다 바카라 사이트 생산에서 이로 인해 바카라 사이트의 용량과 성능이 급격히 증가 할 것으로 예상됩니다
이 기술에 대한 자세한 내용은 2017 년 5 월 15 일에 제공됩니다Applied Physics Express
 |
| 3D 라미네이트 프로세스 기술의 개요 |
바카라 사이트은 비 휘발성, 고속 및 높은 재 작성 저항과 같은 특성을 지니고 있으며, 특히 비 휘발성 특성으로 인한 에너지 절약 측면에서 새로운 세대입니다유니버설 메모리로 관심을 끌고 있습니다 바카라 사이트에는 바카라 사이트의 세 가지 유형이 있습니다 : 자기장 쓰기 유형 바카라 사이트, 현재 쓰기 유형 바카라 사이트 (STT-바카라 사이트) 및 전압 쓰기 유형 바카라 사이트 (전압 토크 바카라 사이트) 수직 자화 화 된 TMR 요소를 기반으로 한 STT-바카라 사이트은 기가비트 수준으로 증가 할 수 있으며 국내 및 국제 제조업체는 이제 상용화로 나아가고 있습니다 또한 전압 토크 바카라 사이트은 기본 개발 단계에 있지만 STT-바카라 사이트보다 에너지 절약과 속도가 높을 것으로 예상됩니다 이들은 비 휘발성 특성을 사용하는 주변 기억 또는 기존의 반도체 메모리 (DRAM)를 능가하는 대용량 메인 메모리에 적용될 수 있습니다 바카라 사이트 개발은 20 nm 이하의 TMR 요소 직경을 달성하기 위해 꾸준히 발전하고 있으며, DRAM을 대체하는 데 필요한 많은 문제는 성능 마진 및 상용화에 필요한 성능 변화의 억제와 관련하여 남아 있으며 이러한 문제에 대한 솔루션이 필요합니다
AIST는 2004 년 대용량 바카라 사이트을 실현하기위한 핵심 기술로 산화 마그네슘 (MGO) 터널 배리어 레이어를 갖춘 고성능 TMR 장치를 발명했으며 국내 및 국제 회사 인 STT-바카라 사이트을 개발하고 있습니다 (2004 년 AIST가 처음 개발 한 TMR 장치는 특수한 단결정 기판 (AIST : 단결정 바카라 추천 (Tunnel Magnetoresistance)으로)) 그러나, 일반적인 바카라 사이트 제조 공정에서, TMR 박막이 다결정 금속 배선에서 형성되어야한다는 제약으로 인해, 단결정 TMR 장치의 산업 응용 분야는 당시의 기술로 불가능했다 그 후, AIST는 다결정 MGO 터널 배리어 층과 Cofeb ferromagnetic 층을 결합하여 산업 응용 프로그램을 달성하는 다결정 TMR 장치를 개발했습니다 (AIST Press가 2004 년 9 월 7 일 발표) 단결정 TMR 박막을 사용한 바카라 사이트 제조 공정이 실현 될 수 있다면, 원자 수준에서 박막을 평평하게하고 박막 균질화로 인한 성능 변화를 억제하고, 다결정 재료에서 발견되지 않은 새로운 고성능 재료를 사용하여 TMR 요소 직경이 20 NM 이하의 문제를 해결하는 방법을 사용하는 것이 가능합니다 CMOS에서 단결정 TMR 박막을 라미네이팅하는 것은 "3D 라미네이션 공정"을 사용하여 달성 할 수 있으며, 여기서 TMR 박막은 단일 결정 실리콘 웨이퍼에 별도로 형성되고 나중에 CMOS 웨이퍼와 통합된다 그러나 반도체 장치의 분야에서 개발 된 3D 스태킹 프로세스는 마이크로 미터 규모에 실적을 축적했지만 TMR 박막 및 Cmos Wafers의 조합과 같은 완전히 다른 작동 원리를 형성하는 웨이퍼를 사용하여 나노 미터 규모의 두께로 박막을 쌓는 데 충분히 확립 된 기술은 없다 또한, TMR 요소는 두께가 1 nm 인 매우 얇은 MGO 터널 절연 층을 함유하고 기계적 강도는 매우 약하기 때문에 3D 라미네이트 공정을 TMR 요소에 적용하기가 어렵다고 생각되며, 가중치 및 실리콘 서브 스트레이트와 같은 다양한 기계적 손상은 장치에 직접적으로 적용되며, 3D 라미네이트 프로세스를 사용하지 않을 가능성이 없다 따라서, 우리는 단결정 TMR 박막보다 더 약한 기계적 강도를 갖는 다결정 TMR 박막을 사용하기로 결정했으며, 저하 바카라 사이트을 제조하기위한 3D 라미네이션 공정 기술을 개발하는 작업을 결정했습니다
이 연구 및 개발은 캐비닛 사무소의 혁신적인 연구 및 개발 촉진 프로그램 (Impact)에 의해 뒷받침되었습니다
그림 1은 이번에 개발 된 3D 스태킹 프로세스 기술의 개략도를 보여줍니다 도 (a)는 공정 직전의 샘플의 개요와 웨이퍼 샘플이 직경이 150mm의 실리콘 웨이퍼에 단결정 TMR 박막이 형성되는 것보다 약한 기계적 강도를 갖는 웨이퍼 샘플을 보여주고, 구리 전극 층이 200 mm의 실리콘 웨이퍼에서 구리 전극 층이 형성되는 웨이퍼 샘플이 분리된다 웨이퍼 직경은 동일하거나 다를 수 있습니다 두 샘플 모두 표면에 형성된 금속 탄탈륨의 결합 층을 갖는다 (b)의 웨이퍼 직접 결합 공정에서, 두 웨이퍼는 탄탈 룸 본딩 층의 표면을 결합 표면으로 사용하여 함께 결합된다 결함 또는 갭이 결합 계면에서 발생하는 것을 방지하기 위해, 두 샘플의 탄탈 결합 층의 표면은 평평하고 높은 진공으로 평평하게 청소 한 다음, 탄탈륨 결합 층은 두 웨이퍼의 후면 표면으로부터 하중을 적용함으로써 진공 상태에서 함께 결합된다 (c)의 웨이퍼 백 그라인딩 공정에서 더 이상 필요하지 않은 하나의 웨이퍼가 접지되어 제거됩니다 이번에는, 다결정 TMR 박막 층의 웨이퍼를 뒷면으로부터 분쇄하여 제거 하였다 이들 공정을 통해, 구리 전극 층, 탄탈 룸 결합 층 및 다결정 TMR 박막 층을 200 mm 직경의 실리콘 웨이퍼에 형성하는 3D 적층 샘플이 얻어졌다
 |
| 그림 1 이번에 개발 된 3D 라미네이트 프로세스 기술의 개요 |
도 2는도 1 (b)의 직접 웨이퍼 접합 직후 샘플 단면의 전자 현미경 이미지이다 3D 라미네이션 프로세스에서 고품질 웨이퍼 본딩이 중요합니다 그림에서 도 2, 본딩 인터페이스의 위치는 화살표로 표시되지만 인터페이스 부분은 연속 필름으로 완전히 연결되어 있으며 결함이나 갭이 없으며 고품질 결합이라는 것을 보여줍니다 기존 나노 미터 수준의 결합 공정은 탄탈륨과 같은 산화 재료를 사용하지 않지만 금과 같은 유연한 산화 물질이 사용됩니다 그러나 이번에는 탄탈 룸의 표면 평탄도와 활성화 조건을 최적화하는 용이성에 초점을 맞추고 나노 미터 규모의 두께의 결합 층인 고품질 직접 접합을 달성했습니다 동시에, 웨이퍼 본딩 후 MGO 터널 절연 층의 초기 관심사 (도 2의 빨간색 화살표에 의해 도시 된 TMR 박막 층의 2 개의 흰색 줄무늬)를 피할 수있다 Tantalum은 TMR 요소와 매우 호환되는 재료이며, 바카라 사이트 제조에는 Tantalum을 사용하여 고품질 결합을 달성 할 수 있다는 것이 중요합니다
 |
| 그림 2 웨이퍼의 직접 결합 후 횡단면 전자 현미경 이미지 |
그림 3은 그림 1 (c)에 표시된 웨이퍼 백 그라인딩 프로세스 직후 샘플의 사진입니다 첨단 기술은 TMR 박막 층보다 TMR 박막 층보다 약 10,000 배 두께의 웨이퍼 만 선택적으로 제거해야합니다 이 기사에서, 연삭 및 화학 에칭은 기계적 손상이 TMR 박막 층만큼 높지 않도록 상세한 조건을 찾기 위해 조합하여 사용되었다 그림과 같이 도 3, 웨이퍼가 완전히 제거되어 TMR 박막 층 (중심 직경의 일부가 다른 색상으로 150mm의 일부)을 남겼다는 것이 확인되었다
 |
| 그림 3 웨이퍼 뒷면의 연삭 후 샘플 사진 |
일련의 3D 라미네이션 공정을 수행하여 28 nm 내지 65 nm의 크기를 갖는 바카라 사이트 장치를 제조하기 위해 구리 전극 층, 탄탈 결합 층 및 다결정 TMR 박막 층의 순서대로 웨이퍼에 형성된 3 차원 적층 샘플을 미세하게 처리하고 작동을 확인 하였다 비교를 위해, 3D 적층 공정없이 TMR 박막을 사용하는 바카라 사이트 장치도 제조되고 작동이 확인되었다 결과적으로, 3D 라미네이션 프로세스를 겪은 후, 바카라 사이트 장치의 읽기 및 쓰기 성능은 전혀 악화되지 않았으며, STT-바카라 사이트의 중요한 성능 지표 인 "데이터 쓰기 효율성"은 2에 도달하여 세계적 수준의 성능을 유지했습니다 웨이퍼 본딩 중 크림 핑 하중 및 웨이퍼 백을 연마하는 동안 마찰과 같은 다양한 손상 인자는 바카라 사이트 작동에 전혀 영향을 미치지 않아 이번에 개발 된 3D 라미네이션 공정을 사용한 바카라 사이트 제조 가능성을 나타냅니다
단결정 TMR 박막은 이번에 사용 된 다결정 TMR 박막보다 더 강한 기계적 강도를 가지기 때문에, 현재의 3 차원 적층 공정은 단일 결정 TMR 박막에 직접 적용될 수 있다고 생각된다 이것이 달성되면, 원자 수준에서의 박막 평탄도와 같은 단결정 TMR 박막의 이점, 박막 균질화로 인한 성능 변화를 제거하고 고성능 단결정 재료를 사용하는 것으로 여겨진다 이는 20 nm 이하의 STT-바카라 사이트에 필요한 성능 마진 및 성능 변화를 충족시킬 수 있으며 향후 바카라 사이트 용량 및 생산성 향상에 크게 기여할 것으로 예상됩니다
현재 우리는 단결정 TMR 박막을 개발하고 있습니다 우리는 향후 2 년 내에 단축 TMR 박막 및 CMOS 웨이퍼에 대한 3D 라미네이션 프로세스를 확립하고 향후 5 년 내에 3D 라미네이션 바카라 사이트의 제품 개발을 시작하는 것을 목표로합니다