바카라 커뮤니티 (Nomaguchi ARI 회장) (이하 "AIST"라고 불리는) 전자 연구 부서 [연구 부서 Kanamaru Masatake 책임자] 고급 실리콘 장치 그룹 최고 연구원 Ryu Yushun과 Masahara Akiue Research Group 책임자특징적인 변형구속이있는 22 nm 생성 3D 트랜지스터FINFET)의 프로토 타입을 성공적으로 만들었습니다
FIN FET의 특성의 온라인 바카라의 주요 원인은 채널 불순물 통계의 온라인 바카라, 핀 채널 두께의 온라인 바카라 및 금속 게이트 전극 재료의 물리적 특성의 온라인 바카라입니다 이번에는 채널 재료를 높은 정밀도로 처리 할 수있는 고도로 이방성 Nanowet 에칭 프로세스를 채택하여 이러한 원인을 제거하는 보완 금속 산화물 반도체 (CMO) 공정을 개발했습니다 또한,이 기술을 사용하여, 우리는 특성의 온라인 바카라를 최소화하는 22 nm 세대 핀 FET 프로토 타입을 성공적으로 생산했습니다 22nm 세대 이상SRAM와 같은 통합 회로에서 장치 특성의 온라인 바카라에 대한 허용 범위는 매우 작기 때문에 가장 큰 관심사는 변형으로 인한 장치 수율의 감소가 장치 수율의 감소라는 것입니다 그러나 이번 시간에 생산 된 FIN을 사용하여 해결할 수 있습니다
이 연구 개발은 새로운 에너지 및 산업 기술 개발 조직 (NEDO)이 계약 한 "새로운 나노 전자 반도체 재료 및 새로운 구조화 된 나노 전자 장치 기술 (2009-2001)의 개발의 일부로 수행되었습니다
이 기술에 대한 자세한 내용은 2010 년 6 월 15 일부터 17 일까지 미국 하와이에서 개최 될 국제 회의 "VLSI Technology Symposium"(2010VLSI 기술 심포지엄)에서 발표됩니다
 |
그림 1 프로토 타입 핀 FET (왼쪽)의 의존성 (왼쪽) 및 특성 온라인 바카라 강도의 산화물 두께 의존성 (오른쪽) |
지금까지 실리콘 통합 회로는 트랜지스터의 가장 작은 구조 단위를 소형화하여 고성능과 높은 통합을 달성했습니다 장치의 소형화는 또한 비용 절감으로 이어지기 때문에 고급 장치 개발을위한 치열한 경쟁이 계속되고 있습니다 그러나 2013 년 이후에 시장에 출시 될 것으로 예상22 nm 생성 트랜지스터 기술에서, 작은 크기로 인해 요소들 사이의 특성 온라인 바카라의 문제가 상당히 더 명백 해지고, 생성물이 상당히 감소 될 것이라는 우려가있다 특히,시스템 LSI| 마이크로 프로세서의 50% 이상을 차지하는 SRAM은 자주 사용되며 가장 작은 치수를 가진 많은 트랜지스터를 사용하기 때문에 특성의 온라인 바카라에 취약합니다 따라서 특성의 온라인 바카라가 거의없는 미세한 트랜지스터의 개발에 대한 강한 수요가 있습니다
AIST와 전임자 인 산업 기술 연구소 인 전자 기술 연구소는 장치 차원이 감소하더라도 성능을 악화시키지 않을 것입니다이중 게이트 필드 효과 트랜지스터 (XMOSFET)|를 제안했으며 3 차원 3 차원 구조를 가진 핀 FET라는 새로운 구조에 대한 연구를 촉진하고 있습니다 또한, 전기 제어 요소 특성에 터미널이 추가 된 4- 말단 지느러미 FET가 제안되었고, 2003 년에는 작동이 성공적으로 확인되었다 2008 년에는 FIN FETS의 특성 온라인 바카라의 새로운 요소로서 금속 게이트 전극 재료의 물리적 특성의 온라인 바카라를 제안했다 그 이후로, FIN FET의 특성의 온라인 바카라를 줄이기 위해 연구 개발이 계속 수행되었습니다
22 nm 생성에서 실용적이 될 것으로 예상되는 Fin Fets의 특성의 온라인 바카라 (특히,임계 값 전압변형)를 줄이기 위해 새로운 22 nm 세대 핀 FET 제조 공정을 개발했습니다 그림 2는 특징적인 온라인 바카라를 만드는 요인을 보여 주지만 주요 요인으로 간주되는 주요 요인은 채널 불순물, 핀 채널 두께 온라인 바카라 및 금속 게이트 전극 재료의 물리적 특성의 통계적 온라인 바카라입니다 (작업 기능) 변형이 있습니다
 |
그림 2 : 특성의 핀 FET 변동의 주요 원인 (밑줄) 및 이번에 사용 된 솔루션 |
먼저, 채널 불순물의 통계적 온라인 바카라를 완전히 제거하기 위해, 불순물이없는 순수한 실리콘이 채널 재료로 사용되었다 정상 트랜지스터의 경우, 채널로의 도핑 불순물이 사용됩니다짧은 채널 효과핀 FET에서 게이트가 3 차원 채널을 덮는 구조를 형성함으로써 짧은 채널 효과를 억제 할 수있어 불순물을 추가하지 않는 채널 재료를 사용할 수 있습니다
다음으로, 지느러미 두께 온라인 바카라를 억제하기 위해, 채널 형성 동안 공정으로서 고도로 이방성 나노 넷 에칭 공정이 사용되었다 이 과정은 실리콘 (SI)의 결정 표면에 따라 다른 에칭 속도의 특성을 사용하는 이방성 습식 에칭을 사용합니다 일반적인 드라이 에칭 프로세스에서, 포토 레지스트 마스크의 측벽에 고르지 않은 표면이있는 경우, 고르지 않은 표면은 Si 채널로 직접 전달되지만 이번에는 이방성 나노 에칭 프로세스가 이번에 사용되는 고도로 이방성 나노 넷 에칭 프로세스에서 볼록한 부분이 더 빨라지고 결과적으로, 볼록한 부분이 먼저 제거됩니다 다시 말해, 측벽은자가 치유이며 평평한 측벽은 원자 수준에서 형성됩니다 (그림 3) 그림 4는 이번에 우리가 만든 핀 FET의 최상위 전자 현미경 이미지와 단면 전자 현미경 이미지를 보여줍니다 고도로 평평한 측벽 채널은 고도로 이방성 나노 넷 에칭 프로세스에 의해 형성되는 것으로 나타났습니다
또한, 원자 수준 의이 평평한 측벽은 또한 금속 작업 기능의 온라인 바카라를 억제하는 데 효과적이며, 이는 FIN 피트의 특성의 온라인 바카라에 가장 큰 요인입니다 일반적인 드라이 에칭 프로세스에 의해 형성된 마이크로 컨버드 측벽은 핀 채널 사이드 월에 존재합니다 이러한 미세한 불균일에 금속이 퇴적 될 때, 증착은 불균일으로 인해 다양한 방향으로 진행되어 금속 게이트 전극 재료의 작업 기능이 크게 온라인 바카라합니다 그러나, 채널 측벽이 원자 수준에서 평평한 경우, 금속이 균일하게 증착되고 금속 게이트 전극 재료의 작업 기능 온라인 바카라가 한계까지 감소 될 수 있습니다
 |
그림 3 핀 채널 형성 중에 정상적인 건식 에칭 프로세스와 고도로 이방성 나노 에칭 프로세스 간의 차이 |
 |
그림 4 스캐닝 전자 현미경 프로토 타입 핀 FET (a)의 상부 표면의 핀 채널 단면 (b)의 투과 전자 현미경 이미지 |
그림 5는 우리가 이번에 만든 지느러미 FET를 보여줍니다Pelgrom플롯이 플롯은 종종 트랜지스터 특성의 온라인 바카라 지표로 사용되며, 수평 축은 게이트 영역의 제곱근의 역수를 나타내고, 특정 게이트 영역에 대한 트랜지스터 그룹의 임계 값 전압의 표준 편차 (변동성)를 나타내는 수평 축이 나타납니다 이 다이어그램의 기울기는 일반적으로 avt및 avt가 작을수록 특성의 온라인 바카라가 더 잘 억제됩니다
 |
이번에 생산 된 FIN FET 그룹의 그림 5Pelgrom플롯 |
그림 6은 지금까지 학업 회의에서 제시된 A를 보여줍니다vt우리가 이번에 만든 핀 FET의 값과 Avt| 비교 결과입니다 이번에 우리가 생산 한 지느러미 FET는 일반 유형 트랜지스터와 비교하여 Avt극적으로 개선되었습니다 또한, 수준은 불순물이없는 채널을 사용하여 트랜지스터의 레벨보다 비슷했습니다 이 결과는 오늘날 개발 된 FIN 피트와 제조 공정 기술이 22 nm 세대 이후 통합 회로에 대한 유망한 후보임을 보여줍니다
 |
그림 6 핀 FET가 이번에 개발되었습니다Pelgrom학문적 보고서 값을 가진 음모 경사 비교
핀 페트는 동일한 산화물 두께에 대해 최소 값을 나타냅니다 |
이 결과는 트랜지스터 특성의 온라인 바카라에 대한 솔루션을 제시하며, 이는 22nm 생성과 그 이상에서 심각해질 것이며 SRAM과 같은 통합 회로의 수율을 낮추는 문제의 해결책을 유발하는 것으로 생각된다 앞으로, 우리는 핀 페트를 사용하여 통합 회로를 제조하고 회로 수준에서 수율 개선을 보여 주려고합니다